• 대한전자공학회논문지
• /
• 제24권4호
• /
• pp.652-657
• /
• 1987

This paper describes an application of CMOS Gate Array Integrated Cricuits to the implementation of three functional units: A Multiplexer, Time Switch, and Demultiplexer in the Switching Network and Digital Line Concentrator of TDX-1 system, which is a fully digital time division electronic switching system in Korea. The application of CMOS Gate Array Integrated Circuits significantly improves the overall system performance in terms of power consumption, cost, size, reliability, and timing margin, etc.

• 디지털콘텐츠학회 논문지
• /
• 제10권2호
• /
• pp.199-207
• /
• 2009

Q-스위칭은 셔터나 다른 광학소자를 레이저 광 공진기 내에 넣어 광이 공진기 내에서 발진하는데 손실을 유발하고, 충분한 반전분포가 활성 매질 내에서 생성되면 순간적으로 셔터를 열어 공진기 내에 축적된 에너지가 매우 강한 빛으로 방출되게 하는 것이다. 이와 같이 Q-스위칭은 레이저 공진기의 Q--factor를 감소시켰다가 갑자기 증가시키는 것이다. 레이저 Q-스위칭의 방법에는 mechanical switching 방법, electro-optic switching 방법, switching by saturable absorber 방법, acousto-optic switching 방법 등 크게 4가지가 쓰이고 있다. 이들 중 전기광학적인 효과에 의한 전기적인 전환은 짧은 펄스폭의 Q-스위칭 펄스를 생성할 수 있기 때문에 널리 사용되고 있다. 따라서, 전기광학효과의 특성을 가진 Pockel cell은 Q--switch로 사용하기 적합한 것으로 알려져 있다. 본 연구에서는 포켈스 셀 Q-스위치용 구동 장치를 스위칭 소자인 FET와 PIC 마이크로프로세서 및 펄스 트랜스로 설계, 제작하고, 펄스형 Nd:YAG 레이저 시스템에 적용하여 Q-스위치의 동작 특성을 조사, 연구하였다. 또한, 이 Q-스위치를 통하여 출력된 Nd:YAG 레이저 빔의 측정치를 이론적 계산에 의해 구해진 예상치와 비교하여 Q-스위칭 된 레이저 빔의 특성을 분석하였다.

• 디지털융복합연구
• /
• 제11권12호
• /
• pp.479-485
• /
• 2013

가상화는 다중의 온라인 서비스를 소규모의 컴퓨팅 자원에 배치하는 혁신적인 접근방식이다. 가상화된 서버 환경은 가상머신 (virtual machine: VM)으로 불리는 플랫폼의 다중 성능사이에 공유되는 컴퓨팅 자원들을 허용한다. 서버 가상화를 통해 응용 서버는 가상머신 으로 인캡슐 되었으며 CPU나 메모리 자원 풀에 API와 함께 재배치되었다. 네트워킹과 보안은 네트워크 가상화라는 새로운 소프트웨어 추상화 계층으로 이동하기 시작했으며, 가상 네트워크를 생성함으로써 여러 응용에 대하여 네트워킹과 보안을 빠르게 배치할 수 있게 되었다. SRN은 추계적 페트리 네트의 확장형으로 시스템 분석을 위한 함축된 모델링 기능을 제공한다. 본 논문에서는, 가상 스위치를 기반으로 한 네트워크 가상화 SRN 모델을 개발하고 모델에서 관심 있는 성능지표인 스위칭 지연과 처리율에 대한 수치결과를 가상 스위치 용량과 실행 중인 가상머신 수에 따라 구한다. 이들 성능지표는 SRN 모델에서 적절한 보상율을 제공하는 함수의 기댓값으로 표현되어 그 해가 구해진다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.143-146
• /
• 2011

본 논문은 1.2Vpp differential 입력 범위를 가지는 50-MS/s 10-hit pipelined ADC를 소개한다. 설계된 pipelined ADC는 8단의 1.5bit/stage, 1단의 2bit/stage와 digital correction 블록, bias circuit 및 reference driver, 그리고 clock generator로 구성된다. 1.5bit/stage는 sub-ADC, DAC, gain stage로 구성된다. 특히, 설계된 pipelined ADC에서는 hardware와 power consumption을 줄이기 위해 SHA를 제거하였으며, 전체 ADC의 dynamic performance를 향상시키기 위해 linearity가 개선된 bootstrapped switch를 사용하였다. Sub-ADC를 위한 reference 전압은 외부에서 인가하지 않고 on-chip reference driver에서 발생시킨다. 제안된 pipelined ADC는 1.8V supply, $0.18{\mu}m$ 1-poly 5-metal CMOS 공정에서 설계되었으며, power decoupling capacitor를 포함하여 $0.95mm^2$의 칩 면적을 가진다. 또한, 60mW의 전력소모를 가진다. 또한, Nyquist sampling rate에서 9.3-bit의 ENOB를 나타내었다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2005년도 제16회 정기총회 및 동계학술발표회
• /
• pp.292-295
• /
• 2005

Variable optical attenuators (VOA) made of low-loss fluorinated polymers are demonstrated which shows a low operating power less than 30 mW due to the superior thermo-optic effect of polymer material and a low insertion loss less than 1.0 dB by incorporating highly fluorinated polymers to reduce the absorption loss at 1550 nm. An attenuator-integrated low-crosstalk polymeric digital optical switch (DOS) is also demonstrated. The switch and attenuator shares a single connected electrode which is controlled by a single current source. Due to the simple structure of the integrated attenuator, the device length is reduced to 1 cm so as to provide low insertion loss of 0.8 and 1.1 dB for 1300 and 1550 nm, respectively. The attenuator radiates remained optical signal on the switch-off branch in order to decrease the switching crosstalk to be less than -70 dB with an applied electrical power of 200 mW.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2002년도 전력전자학술대회 논문집
• /
• pp.326-329
• /
• 2002

In this paper, a single-phase inverter using a diode bridge-type resonant circuit to implement ZVT(Zero Voltage Transition) switching is presented. The current control algorithm is analyzed about how to design the circuit with auxiliary switch which can ZVT operation for the main power switch. The simulation and experimental results would be shown to verify the proposed current algorithm, because the main power switch is turn on with ZVT and the hi-directional inverter is operated.

• 한국초전도저온공학회:학술대회논문집
• /
• 한국초전도저온공학회 2003년도 학술대회 논문집
• /
• pp.92-94
• /
• 2003

In superconductive digital logic circuits, D2 cells can be used to compose a decoder an important component of an Arithmetic Logic Unit (ALU). In this wor, we simulated D2 cell by using WRspice. D2 cell has one input, one switch input, and two outputs (output1 and output2). D2 cell functions in such way that output1 follows the input and output2 is the complement of the input data, when the switch input is "0, ". However, when there is a switch input "1, " the opposite output signals are generated. In this paper, we optimized a D2 cell by using WRspice, and obtained the minimum margin of 26%. Our optimized D2 cell will play a key role in the ALU fabrication.the ALU fabrication.

• 전기학회논문지
• /
• 제59권2호
• /
• pp.355-358
• /
• 2010

As CMOS technology continues to scale down, signal processing is favorably done in the digital domain, which requires Analog-to-Digital (A/D) Converter to be integrated on-chip. This paper presents a design methodology of 12-bit 1-MS/s Rail-to-Rail fully differential SAR ADC using Deep N-well Switch based on binary search algorithm. Proposed A/D Converter has the following architecture and techniques. Firstly, chip size and power consumption is reduced due to split capacitor array architecture and charge recycling method. Secondly, fully differential architecture is used to reduce noise between the digital part and converters. Finally, to reduce the mismatch effect and noise error, the circuit is designed to be available for Rail-to-Rail input range using simple Deep N-well switch. The A/D Converter fabricated in a TSMC 0.18um 1P6M CMOS technology and has a Signal-to-Noise-and-Distortion-Ratio(SNDR) of 69 dB and Free-Dynamic-Range (SFDR) of 73 dB. The occupied active area is $0.6mm^2$.

• 전력전자학회논문지
• /
• 제18권5호
• /
• pp.477-484
• /
• 2013

This paper proposes a novel switching method of active clamp snubber for efficiency improvement of PV module integrated converter(MIC) system. Recently, MIC solar system is researched about the efficiency and safety. PV MIC system is used active clamp method of snubber circuit for the price and reliability of the system. But active clamp snubber circuit has the disadvantage that system efficiency is decreased for switch operating time because of heat loss of resonant between snubber capacitor and leakage inductance. To solve this problem, this paper proposes a novel switching method of the active clamp. The proposed method is a technique to reduce power consumption by reducing the resonance of the snubber switch operation time and through simulations and experiments proved the validity.

• 전기전자학회논문지
• /
• 제14권3호
• /
• pp.232-235
• /
• 2010

기존의 수동 스위치를 사용한 스위치-라인 타입 위상변화기의 수동 스위치를 스위칭 증폭기로 대체한 60GHz CMOS 능동위상변화기를 소개하였다. 능동스위치 위상변화기는 능동스위치 블록과 수동 딜레이 네트워크 블록 구성되며, 기존의 vector-sum 위상변화기와 비교해 간단한 회로 구성이 가능하다. 능동스위치 블록은 On-Off state에 따라 다르게 요구되는 입출력 저항을 고려하여 설계하였고, 수동 딜레이 네트워크 블록은 회로의 크기를 최소화하기 위하여 일반적인 microstrip line 대신 lumped 인덕터와 커패시터를 사용하여 구성하였다. TSMC 65nm CMOS 공정을 이용하여 1-bit 위상변화기를 제작 및 측정하였으며, 그 결과 65GHz에서 평균 -4.0dB 의 삽입손실과 120도의 위상차를 얻었다.