• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.89-93
• /
• 2007

본 논문은 3.3V, $0.35{\mu}m$ CMOS 기술을 이용하여 I/O 인터페이스를 설계, 검증하였다. LVDS (low-voltage differential signaling)는 차동전송 방식과 저 전압의 스윙으로 저 전력 고속의 데이터를 전송할 수 있다. 본 논문은 기존의 차동증폭기나 감지 증폭기를 사용한 LVDS와 달리 telescopic 증폭기를 이용하여 2.3 Gbps의 빠른 전송속도를 갖는 LVDS 고속 인터페이스를 구현하였다. LVDS의 표준을 모두 충족하였고 25.5mW의 전력소모를 갖는다. 이 회로는 삼성 $0.35{\mu}m$ CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.

• 한국항공우주학회지
• /
• 제39권6호
• /
• pp.517-525
• /
• 2011

차분 진동형 가속도계는 입력 가속도에 따른 공진 주파수의 변화를 감지하는 공진형 센서이다. 이 때 가속도계 전기적 동역학의 수학적 모델링 및 구조 특성의 실험적 검증이 정밀한 제어기 및 높은 양질계수를 가지는 구조 설계에 앞서 필요하게 된다. 본 논문에서는 차분 진동형 가속도계의 공진자, 전극 모듈 및 전치증폭기 등의 전기적 모델링을 제시한다. 이러한 모델링 기법은 공진 주파수, 유효 질량, 유효 강성, 양질 계수 등을 측정함으로써 실험적으로 검증된다. 또한 모델링을 통해 예측된 진폭과 측정된 전치증폭기 출력의 직접적인 비교는 본 연구의 유효성을 보여준다.

• 전기전자학회논문지
• /
• 제27권1호
• /
• pp.53-58
• /
• 2023

본 논문에서는 차동 전력증폭기 출력단에서의 전력 결합 및 임피던스 정합을 위한 LTCC 기반의 RF 트랜스포머를 제시하였다. 기존의 인덕터와 커패시터를 이용한 정합회로 대신 회로의 면적을 덜 차지하며 직류 차단의 역할을 수행하는 트랜스포머를 LTCC 기판에 구현하고 시뮬레이션을 통해 결과를 검증하였다. 트랜스포머의 다운사이징과 결합계수의 개선을 위해 기판의 더 많은 금속층을 사용하는 트랜스포머를 구현하고 시뮬레이션을 통해 기존의 트랜스포머와 성능을 비교하였다. 3개의 금속층을 사용한 기존의 트랜스포머와 5개의 금속층을 사용한 변형된 트랜스포머를 비교한 결과 새롭게 제시한 트랜스포머가 55% 감소된 면적과 25% 증가한 결합계수를 가지며 5GHz에서 약 0.4dB의 삽입손실 개선을 확인하였다.

• 반도체공학회 논문지
• /
• 제2권3호
• /
• pp.6-12
• /
• 2024

본 논문에서는 130nm CMOS 공정을 이용하여 제작된 2.4GHz 차동 캐스코드 전력 증폭기에 대한 연구를 제시하고 있다. 이 전력증폭기는 무선 전력 전송 응용을 위해 설계되었으며, 단일 종단 출력을 위한 발룬 트랜스포머 설계로 구성된 두 개의 차동 스테이지를 갖추고 있다. 출력 단 뿐만 아닌 각 단 사이의 전력 매칭을 위해 발룬 트랜스포머를 활용하고 있으며, 온도 보상이 가능한 바이어스 회로를 추가하여 2.4GHz 주파수 대역에서 안정적인 바이어스 전압을 유지한다. 이를 통해 TT/40℃에서 출력 전력은 21.75 dBm 이고 전력부가효율은 40.9%를 달성한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권1호
• /
• pp.7-18
• /
• 2002

Single-ended differential RF circuit topologies fully utilizing complementary characteristics of both NMOS and PMOS are proposed, which have inherent advantage of both single-ended and differential circuits. Using this concept, we propose a CCPP (Complementary CMOS parallel push-pull) amplifier which has single-ended input/output with differential amplifying characteristics, leading to more than 30 dB improvement on $IIP_2$. In addition, complementary resistive mixer is also proposed, which provides not only differential IF outputs from single-ended RF input, but much better linearity as well as isolation characteristics. Experimental results using $0.35{\;}\mu\textrm{m}$ CMOS process show that, compared with conventional NMOS resistive mixer, the proposed mixer shows 15 dB better LO-to-IF isolation, 4.6 dB better $IIP_2$, and 4.5 dB better $IIP_3$performances.

• 대한전자공학회논문지SD
• /
• 제38권11호
• /
• pp.836-845
• /
• 2001

고정도 전류-모드 신호 처리를 위한 새로운 완전-차동형 바이폴라 전류 감산기(FCS)와 이를 이용한 전류-제어 전류 증폭기(CCCA)를 설계했다. 완전-차동 전류 출력을 얻기 위해, FCS는 낮은 전류-입력 임피던스를 갖는 두 개의 전류 폴로워가 좌우 대칭적으로 구성되어 있다. CCCA는 출력전류를 바이어스 전류로 제어하기 위해 완전 차동형 전류 감산기(FCS)와 단일 전류 출력단을 갖는 전류 이득 증폭기(CGA)로 구성되었다. 시뮬레이션 결과 FCS는 5 Ω의 전류-입력 임피던스와 우수한 선형성을 갖는다는 것을 확인하였다. 또한, CCCA는 바어이스 전류를 100μA에서 20 mA까지 가변했을 경우 20 MHz의 3-dB 차단 주파수를 갖는다는 것을 확인하였다. FCS와 CCCA의 전력 소비는 각각 1.8 mW와 3 mW이다.

• 한국산업정보학회논문지
• /
• 제19권3호
• /
• pp.1-7
• /
• 2014

본 논문은 자동시험장비 (ATE) 시스템의 측정 회로에 사용하는 비교기 설계에 관한 것이다. 이 비교기 전체 블럭은 연속 형의 고속 비교기, 차동차이증폭기, 그리고 출력 단으로 구성되어 있다. 연속 형의 고속 비교기는 높은 주파수(1~800MHz) 및 넓은 범위(0~5V)의 입력신호를 받아들이기 위해, 고속의 rail-to-rail 증폭기를 첫 단에 두었다. 또한 동작 속도를 높이기 위하여 고속의 전치증폭기와 래치를 순차적으로 구성하였다. 두 시험 소자(DUT) 간 출력 신호 차이를 검출함에 있어, 공통 신호와 차동 신호 차이를 모두 감지하기 위하여 차동차이 증폭기(DDA)를 사용하였다. 이 비교기는 $0.18{\mu}m$ BCDMOS 공정을 사용하여 칩으로 구현되었으며, 5mV의 신호 차이를, 800 MHz의 신호까지 비교가 가능하다. 구현된 칩 면적은 $620{\mu}m{\times}830{\mu}m$이다.

• 대한전자공학회논문지SD
• /
• 제44권3호
• /
• pp.26-34
• /
• 2007

본 논문에서는 신체 임피던스 측정법(Bioelectrical Impedance Analysis, 이하 BIA)을 기초로 한 체지방 측정 칩 설계에 대한 내용을 서술하였다. 제안된 회로는 인체에 전류 신호를 인가하는 회로, 인체를 통해 나온 전압 신호를 측정하는 회로, 회로의 동작을 제어하는 마이크로 콘트롤러(Micom), 그리고 분석프로그램이 내장된 메모리(SRAM, EEPROMs) 의 모든 기능을 하나의 칩에 집적하였다. 특히 정밀한 인체 임피던스 측정을 위하여 다주파수 동작이 가능한 대역통과필터(Band Pass Filter, BPF)를 설계하였다. 또한, 설계된 대역통과필터는 weak inversion 영역에서 동작하기 때문에 면적과 전력소모를 줄일 수 있었다. 그리고 측정부분 회로의 성능을 개선하기 위해서 차동차이증폭기(Differential difference amplifier, DDA)를 이용한 새로운 전파정류기(Full wave rectifier, FWR)를 설계하였다. 또한 이 회로는 마지막 단에 연결될 아날로그-디지털 변환기(ADC)의 설계에 대한 부담을 덜어주는 장점도 있다. 이 칩의 시제품은 CMOS 0.35um 공정을 이용하였고 전력소모는 모든 주파수에서 6mW 이며 전원전압은 3.3V이다. 전체 칩의 크기는 $5mm\times5mm$ 이다.

• 전자공학회논문지SC
• /
• 제43권4호
• /
• pp.53-59
• /
• 2006

본 논문에서는 새로운 정밀 계측기용 전파 정류 회로를 제안하고 설계하여, 칩으로 구현 후 검증한 것에 대해 기술하였다. 기존의 회로는 회로가 복잡하고, 신호의 출력범위가 공통모드 (VDD/2) 전압부터 제한된 크기의 출력 전압 까지만 동작하는 문제점이 있었다. 제안된 회로에서는 2개의 2x1 먹스, 1개의 차동 차이 증폭기, 1개의 고속비교기를 이용하여 간단하게 구현하였다. 특히 하나의 차동 차이 증폭기를 이용하여 입력된 신호를 접지(Ground) 레벨로 낮추는 기능과 2배 증폭 기능을 동시에 수행하게 함으로서 신호 전압 전 영역 (Vss 부터 전원 전압 VDD 까지)으로 동작하도록 설계하였다. 기존의 회로에 비해 50% 이상의 하드웨어 면적과 소모전력 감소 효과를 얻었다. 제안된 전파정류회로는 0.35 um 1-poly 2-metal 표준 CMOS 공정을 이용하여 구현하여 검증하였다. 칩 면적은 $150um{\times}450um$ 이며 전력 소모는 3.3V 전원 전압에서 840uW이다

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권4호
• /
• pp.309-315
• /
• 2010

A fully-differential low-voltage low-power electrocardiogram (ECG) amplifier by using the nonfeedback PMOS pseudo-resistors is proposed. It consists of two operational-transconductance amplifiers (OTA) in series (a preamplifier and a variable-gain amplifier). To make it insensitive to the gate leakage current of the OTA input transistor, the feedback pseudo-resistor of the conventional ECG amplifier is moved to input branch between the OP amp summing node and the DC reference voltage. Also, an OTA circuit with a Gm boosting block without reducing the output resistance (Ro) is proposed to maximize the OTA DC gain. The measurements shows the frequency bandwidth from 7 Hz to 480 Hz, the midband gain programmable from 48.7 dB to 59.5 dB, the total harmonic distortion (THD) less than 1.21% with a full voltage swing, and the power consumption of 233 nW in a 0.13 ${\mu}m$ CMOS process at the supply voltage of 0.7 V.