• 정보처리학회논문지A
• /
• 제19A권4호
• /
• pp.175-180
• /
• 2012

본 논문은 Haar-like 특징을 이용한 고성능 보행자 및 차량 인식 회로를 제안한다. 제안하는 회로는 영상의 매 프레임 마다 슬라이딩 윈도우를 적용하여 Haar-like 특징을 추출하고 보행자 및 차량을 인식한다. Haar-like 특징 추출 회로는 슬라이딩 윈도우 당 200개의 Haar-like 특징을 추출하며, 추출된 특징들은 AdaBoost 인식 회로에서 사용된다. 제안하는 회로는 속도 향상을 위해 병렬 회로 구조를 적용하였으며 두 개의 슬라이딩 윈도우가 동시에 보행자 또는 차량을 인식한다. 제안하는 고성능 보행자 및 차량 인식 회로는 Verilog HDL로 설계하였으며 130nm 표준 셀 라이브러리를 이용하여 게이트 수준의 회로로 합성하였다. 합성된 회로는 1,388,260개의 게이트로 구성되며 최대 동작 주파수는 203MHz이다. 제안하는 회로는 $640{\times}480$ 영상을 초당 약 47.8장 처리할 수 있기 때문에 보행자와 차량을 실시간으로 인식하기 위해 사용될 수 있다.

• 융합신호처리학회논문지
• /
• 제7권2호
• /
• pp.81-86
• /
• 2006

본 논문에서는 새로운 개념의 공정 검출 회로를 제안하였다. 제안된 공정 검출 회로는 장채널 트랜지스터와 최소의 배선폭을 갖는 단채널 트랜지스터 사이의 공정변수의 차이를 비교한다. 이 회로는 공정 변이에 따라 발생하는 캐리어 이동도의 차이를 이용하여 이에 비례하는 차동 전류를 생성해 낸다. 이 방법에서는 고 이득 연산증폭기를 사용한 궤환 회로를 구현함으로써 두 개의 트랜지스터의 드레인 전압이 같아지도록 유지한다. 또한, 본 논문은 제안한 자기-바이어스 슈퍼 MOS 복합회로를 이용하여 고 이득 자기-바이어스 rail-to-rail 연산증폭기를 설계하는 새로운 방법을 소개한다. 설계된 연산증폭기의 이득은 단상의 $0.2V{\sim}1.6V$ 공통모드 범위에서 100dB 이상으로 측정되었다 최종적으로, 제안한 공정 검출 회로는 차동 VCO 회로에 직접 적용하였으며, 설계된 VCO 회로를 통해서 공정 검출 회로가 공정 코너들을 성공적으로 보상하고 광범위한 동작 영역에서 안정된 동작을 수행함을 확인할 수 있었다.

• 한국정보통신학회논문지
• /
• 제25권8호
• /
• pp.1130-1133
• /
• 2021

In this paper, a miniaturized sensor interface circuit for the respiration detection system is proposed. Respiratory diagnosis is one of the main ways to predict various diseases. The proposed system consists of respiration detection sensor, temperature sensor, and interface circuits. Electrochemical type gas sensor using solid electrolytes is adopted for respiration detection. Proposed system performs sensing, amplification, analog-to-digital conversion, digital signal processing, and i2c communication. And also proposed system has a small form factor and low-cost characteristics through optimization and miniaturization of the circuit structure. Moreover, technique for sensor degradation compensation is introduced to obtain high accuracy. The size of proposed system is about 1.36 cm².

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.689-696
• /
• 2021

본 논문에서는 고장예측진단 및 건전성 관리 기법(Prognostics and Health Management, PHM)을 적용하기 위해 해당 시스템 혹은 회로 내부에서 결함특성을 감지하고 예측할 수 있는 회로 구조를 제안하였다. 기존 연구에서 회로 결함의 진행에 따라, S-parameter 크기 최소값의 주파수가 변화하는 것을 확인하였다. 이러한 특성을 기존에는 네트워크 분석기(Network Analyzer)를 활용하여 측정하였으나, 본 연구에서는 같은 결함검출기법을 활용하더라도 큰 계측장비 없이 결함의 진행상황 및 잔여 수명, 결함발생 여부를 확인할 수 있는 소형화된 회로를 설계하였다. 본 연구에서는 S-parameter의 변화를 야기하는 임피던스의 변화를 감지할 수 있도록 회로를 설계하였으며, Bond-wire의 온도반복에 따른 S-parameter 변화 측정결과를 제안하는 회로에 적용하였다. 이를 통해 해당 회로가 Bond-wire의 결함을 감지할 수 있다는 것을 성공적으로 검증하였다.

• 전기학회논문지
• /
• 제57권7호
• /
• pp.1200-1207
• /
• 2008

In this paper, a novel fault detection method is proposed when the neutral-point-clamped inverter has a open-circuit fault in the switching device. This proposed method is configured with simple circuit and is achieved by a simple algorithm using the inherent characteristic of the continuous Pulse Width Modulation. Also, this method has the fast fault detection ability and is much simpler to embody, in comparison with conventional fault detection methods. This ability to detect fault minimizes harmful effect which are such as DC-link voltage unbalance and overstress to other switching devices. Therefore, this proposed fault detection method can improve reliability of NPC inverter system. Experimental results are presented to verify the validity of proposed fault detection method.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2000년도 춘계학술대회 논문집
• /
• pp.188-194
• /
• 2000

This study is about fault detection and fault area detection of LV circuit in Cab Cubicle system which have control of train to keep safety in High Speed Train. LV circuit is operated with diagnosis system like safety system. In this paper, we suggest a design and an implementation method to detect fault or to detect fault area automatically about LV circuit. The implemented system is tested successfully after implementation of some function. We expect reduction to diagnosis area or repair time by fault area module

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제54권7호
• /
• pp.335-342
• /
• 2005

This paper presents a circuit to generate the current reference signal for single-phase harmonic elemination systems. Some of conventional methods for the current reference signal generation based on neural network algorithms. It requires complex circuitry to implement. the simplest method is to use analog filters. but it is difficult to obtain good current reference signals. So, we propose the harmonic detection circuit using GIC(Generalized Impedance Converter) for the purpose of low cost ,simple circuitry and high performance, Simulation and experimental results verify that the proposed circuit has better harmonic detection performance than conventional circuit.

• Journal of Electrical Engineering and Technology
• /
• 제11권2호
• /
• pp.416-424
• /
• 2016

In this study, automatic detection of stator winding inter-turn short circuit fault (SWISCFs) in surface-mounted permanent magnet synchronous motors (SPMSMs) and automatic classification of fault severity via a pattern recognition system (PRS) are presented. In the case of a stator short circuit fault, performance losses become an important issue for SPMSMs. To detect stator winding short circuit faults automatically and to estimate the severity of the fault, an artificial neural network (ANN)-based PRS was used. It was found that the amplitude of the third harmonic of the current was the most distinctive characteristic for detecting the short circuit fault ratio of the SPMSM. To validate the proposed method, both simulation results and experimental results are presented.

• 센서학회지
• /
• 제14권6호
• /
• pp.430-437
• /
• 2005

In this paper, we proposed a biologically inspired light-adaptive edge detection circuit based on the human retina. A saturating resistive network was suggested for light adaptation and simulated by using HSPICE. The light adaptation mechanism of the edge detection circuit was quantitatively analyzed by using a simple model of the saturating resistive element. A light-adaptive capability of the edge detection circuit was confirmed by using the one-dimensional array of the 128 pixels with various levels of input light intensity. Experimental data of the saturating resistive element was compared with the simulated results. The entire capability of the edge detection circuit, implemented with the saturating resistive network, was investigated through the two-dimensional array of the $64{\times}64$ pixels

• 한국정보통신학회논문지
• /
• 제26권8호
• /
• pp.1142-1147
• /
• 2022

영상에 포함된 객체의 인식을 위해서는 영상에 대한 윤곽선 검출이 선행되어야 한다. 윤곽선 검출 연산이 하드웨어로 수행되면 그 수행 시간이 소프트웨어로 구현된 경우보다 비교할 수 없을 만큼 감소하게 된다. 윤곽선 검출을 위한 연산 중 하드웨어 구현에 적합한 연산은 소벨 연산이며, 소벨 연산을 효율적으로 FPGA로 구현하기 위한 많은 연구가 수행되었다. 본 논문에서는 소벨 연산을 FPGA로 구현하기 위한 기존의 구조를 개선하여, 약간의 추가적인 하드웨어 자원의 사용만으로 그 성능을 개선할 수 있는 회로 구조를 제안한다. 제안된 구조는 윤곽선 검출 대상 영상이 메모리에 저장되어 있는 경우에 적합하며 기존의 방법 대비 약 2배의 성능 향상을 이룰 수 있다.