• 전기전자학회논문지
• /
• 제19권4호
• /
• pp.573-582
• /
• 2015

본 논문은 에너지 하베스팅용 이중 모드 부스트 컨버터 설계에 관한 것이다. 설계된 회로는 에너지 하베스팅에 의해 출력된 작은 전압으로부터 startup 회로를 통해 승압된 전압을 얻는다. 이 전압이 일정 전압 이상이 되면, 전압 감지기에 의해 startup 회로에 공급되는 전압이 차단이 된다. 승압된 전압은 부스트 컨트롤러에 의해 최종적으로 $V_{OUT}$이 된다. 회로는 크게 전하 펌프를 위한 오실레이터, 전하 펌프, 펄스 생성기, 전압 감지기, 부스트 컨트롤러로 구성되어있다. 매그나칩 / SK하이닉스의 $0.18{\mu}m$ CMOS 공정을 사용하였다. 설계된 회로는 테스트 결과 최소 입력 전압은 600mV이며, 출력은 3V이고, startup time은 20ms이다. 제작된 부스트 컨버터의 효율은 load current가 3mA일때, 47%로 측정되었다.

• 한국정보전자통신기술학회논문지
• /
• 제9권1호
• /
• pp.120-131
• /
• 2016

본 논문에서는 back-gate bias 전압인 VNN (Negative Voltage)을 이용하여 5V의 MV (Medium Voltage) 소자만 이용하여 FN (Fowler-Nordheim) tunneling 방식으로 write하는 MTP cell을 사용하여 512비트 MTP IP를 설계하였다. 사용된 MTP cell은 CG(Control Gate) capacitor, TG(Tunnel Gate) transistor와 select transistor로 구성되어 있다. MTP cell size를 줄이기 위해 TG transistor와 select transistor를 위한 PW(P-Well)과 CG capacitor를 위한 PW 2개만 사용하였으며, DNW(Deep N-Well)은 512bit MTP cell array에 하나만 사용하였다. 512비트 MTP IP 설계에서는 BGR을 이용한 voltage regulator에 의해 regulation된 V1V (=1V)의 전압을 이용하여 VPP와 VNN level detector를 설계하므로 PVT variation에 둔감한 ${\pm}8V$의 pumping 전압을 공급할 수 있는 VPP와 VNN 발생회로를 제안하였다.

• 한국산학기술학회논문지
• /
• 제11권12호
• /
• pp.4984-4990
• /
• 2010

기존의 DC-DC Converter에서는 전압 변화 및 에너지 축적소자로서 자성부품인 인덕터를 사용하여 자속 발생에 의한 전력 손실로 효율이 낮아지고, 자성부품의 부피가 크고 무거우며 가격이 비싸 반도체 칩으로 집적화하기에 문제점을 가지고 있다. 이러한 문제점을 개선하기 위해 본 논문에서는 인덕터없는 스위치드 커패시터 방식을 이용한 저전력 강압형 CMOS DC-DC Converter를 제안한다. 제안된 DC-DC Converter는 0.5um 공정을 이용하여 설계하였으며, 설계된 DC-DC 컨버터는 200kHz의 주파수로 동작하며 96%이상의 전력효율을 cadence 시뮬레이션을 통하여 얻을 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 춘계학술대회
• /
• pp.377-379
• /
• 2018

최근 젊은 세대를 중심으로 간단하고 가벼운 삶을 추구하는 미니멀 라이프가 주목을 받으면서 적은 공간을 차지하고 실용도가 높은 제품들이 주목받고 있다. 따라서 복수의 제품을 하나로 합치면서 작지만 실속 있는 제품에 대한 연구가 많이 진행되고 있다. 본 연구에서는 책상 위의 공간을 절약할 수 있는 스마트 스탠드를 개발하였다. 이 스탠드에는 스마트폰 거치대, 가습기, 음이온 발생기, 스피커의 기능을 스탠드에 결합시키도록 하였다. 이 연구로 인하여 1인 가구의 좁은 집에서 공간적, 경제적으로 효율이 높아질 것으로 기대된다.

• 정보처리학회논문지C
• /
• 제13C권6호
• /
• pp.775-784
• /
• 2006

네트워크의 규모가 확장되면서, 다양한 네트워크 장비들로 구성되어 있는 복잡한 네트워크 관리를 위해 많은 비용이 소모되고 있다. 이 논문에서는 네트워크 구성 요소 및 서비스 관리를 위해 필요한 관리 프로그램의 개발비용 및 시간을 절감하기 위하여 능동적 관리 프로그램 생성 기능을 지원하는 네트워크 관리 시스템을 제안한다 제안한 시스템은 실시간 네트워크 관리를 위해 구성관리, 성능관리 및 장애관리의 기본구성요소와 이들 기본 구성요소를 통해 관리 대상이 되는 네트워크 구성요소들에 대한 정보 생성을 능동적으로 지원해주기 위한 능동적 관리 프로그램 생성기로 구성된다. 제안하는 시스템은 네트워크 구성 요소들에 대한 정보를 가지고 SNMP 매니저와 함께 네트워크 관리를 수행하게 되는데, 이때 필요한 네트워크 구성요소들에 대한 관리 프로그램 생성을 기존의 수작업에 의한 방법에서 능동적으로 생성해 준다. 우리는 제안하는 시스템을 실제 네트워크에 구축하여 운영함으로서 네트워크 객체에 대한 확장 또는 네트워크 관리 객체에 대한 관리 프로그램 생성 시개발 기간을 단축하는 효과와 개발비용 및 유지비용이 감소되는 것을 확인하였다.

• 한국콘텐츠학회논문지
• /
• 제15권12호
• /
• pp.1-7
• /
• 2015

현재까지 개발된 항재밍 위성항법장치는 주로 대형 무반향 챔버 및 필드시험을 통하여 검증하였다. 대형 무반향 챔버를 이용할 경우 노이즈 등 외부환경에 독립적으로 장비를 검증할 수 있는 장점이 있지만 높은 비용과 챔버 시설 가용 문제 등의 단점이 있다. 그리고 필드시험의 경우 실제 재밍환경과 유사하게 시험할 수 있는 장점이 있지만 군용장비의 경우 보안 문제 및 항상 동일한 조건으로 시험을 할 수 없는 단점이 있다. 본 논문에서는 기존 점검 시스템의 단점을 극복할 수 있는 새로운 항재밍 위성항법장치 점검 시스템을 제안하였다. 제안하는 점검시스템은 크게 소형 챔버, 재밍 분배기, 재밍신호 발생기, 위성 모의기로 구성된다. 소형 챔버에는 다수 재밍을 모의하기 위해 다수의 안테나를 내부에 설치하였고, 다수의 재밍 신호를 제어하기 위한 재밍 분배기를 새롭게 설계하였다. 점검 시스템의 자체 성능 시험과 항재밍 위성항법장치와의 연동 시험을 통해 제안한 점검 시스템의 신뢰성을 확인하였다.

• 감성과학
• /
• 제12권1호
• /
• pp.129-136
• /
• 2009

캐리커처 자동 생성기를 개발하기 위한 본 연구는 과거의 여러 연구와는 달리 캐리커처 전문가들이 그리는 방법을 관찰하는 것에서 시작하였다. 관찰 과정에서 전문가들이 특히 그림을 그릴 때 대상물의 형태를 다른 유사한 다른 사물과 비슷하게 그려서 그 특징을 과장하고 있는 사실을 발견하였다. 우리가 일상생활에서 '무엇은 무엇을 닮았다'라고 표현할 때, 이는 동일한 형태 군에서 그 차이점을 부각 시켜서 표현하는 것이다. 본 연구에서는 그리고자 하는 대상물의 형태와 가장 유사한 기하학적 형태를 찾아 그 형태를 강조 변화 하고자 하였다. 연구의 범위는 벡터라인으로 그려진 2차원 단일 외형 폐곡선을 캐리커처 형태로 강조 변화하는 것으로 한정하였다. 이를 위하여 4종류의 유사 기하학적 형태 데이터베이스의 구성방법, 대상 유사 기하학적 형태를 찾기 위한 탐색 방법, 탐색된 데이터를 동일 크기와 좌표로 재배열 방법 그리고 강조 변화하는 방법에 관하여 논하였다. 사람 얼굴을 실험 대상으로 선정하여 데이터베이스를 제작하였다. 변화된 결과물에 대해서 설문한 결과 그 가능성이 입증되었다.

• 한국컴퓨터정보학회논문지
• /
• 제17권4호
• /
• pp.11-18
• /
• 2012

침입 탐지에 가장 시간이 많이 소요되는 작업은 패킷 데이터에 침입 패턴이 있는지를 검사하는 심층 패킷검사이다. 고속 네트워크에서 이 작업을 실시간으로 처리하기 위해서는 하드웨어 기반 패턴매칭이 필요하다. 본 논문에서는 침입탐지 시스템 구현에 하드웨어 기반 패턴매칭을 사용할 수 있도록 네트워크의 패킷을 수집하여 Snort 패턴규칙에 따라서 패턴매칭을 수행하고 결과를 소프트웨어에게 제공할 수 있도록 하는 하드웨어를 Virtex-6 FPGA를 사용하여 Microblaze 기반의 SoC 형태로 설계하여 구현하였다. 구현된 시스템은 인위적인 트래픽 생성과 실제 트래픽을 사용하여 동작을 검증하였고 패킷이 네트워크 인터페이스에서 메모리로 복사되는 동안 패턴매칭 동작을 정확하게 수행하여 소프트웨어에게 결과를 제공하였다. 본 연구 결과는 실시간 처리가 가능하도록 침입탐지 시스템을 고속화 하기위한 하드웨어로 사용될 수 있다.

• 전기전자학회논문지
• /
• 제9권1호
• /
• pp.1-6
• /
• 2005

본 논문에서는 CMOS 다치 논리회로를 이용한 고성능 곱셈기를 제안하였다. 이 곱셈기는 Modified Baugh-Wooley 곱셈 알고리즘과 전류모드 4치 논리회로를 적용하여 트랜지스터의 수를 감소시키고 이에 따른 상호연결 복잡도를 감소시켜 곱셈기 성능을 향상시켰다. 제안한 회로는 전압모드 2진 논리신호를 전류모드 4치 논리신호로 확장하는 동시에 부분 곱을 생성하고 4치 논리 가산기를 통해 가산을 수행 후 전류모드 4치-2진 논리 변환 디코더를 이용하여 출력을 생성한다. 이와 같이 곱셈기의 내부는 전류모드 4치 논리로 구성하였으며 입출력단은 전압모드 2진 논리회로의 입,출력을 사용함으로써 기존의 시스템과 완벽한 호환성을 갖도록 설계하였다. 이 곱셈기는 6.1mW의 소비전력과 4.5ns의 전달지연을 보였으며, 트랜지스터 수는 두 개의 비교 대상 회로에 비해 60%, 43% 노드 수는 46%, 35% 감소하였다. 설계한 회로는 3.3V의 공급전원과 단위전류 5uA를 사용하여, 0.35um 표준 CMOS 공정을 이용하여 구현하였으며, HSPICE를 사용하여 그 타당성을 입증하였다.

• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.449-455
• /
• 2004

본 논문에서는 입력 정합(input matching) BIST(Built-In Self-Test, 자체내부검사) 회로를 이용한 RF front end(고주파 전단부)의 새로운 결함 검사방법을 제안한다. 자체내부검사 회로를 가진 고주파 전단부는 1.8GHz LNA(Low Noise Amplifier, 저 잡음 증폭기)와 이중 대칭 구조의 Gilbert 셀 믹서로 구성되어 있으며, TSMC 40.25{\mu}m$ CMOS 기술을 이용하여 설계되었다. catastrophic 결함(거폭 결함) 및 parametric 변동 (미세 결함)을 가진 고주파 전단부와 결함을 갖지 않은 고주파 전단부를 판별하기 위해 고주파 전단부의 입력 전압특성을 조사하였다. 본 검사방법에서는 DUT(Device Under Test, 검사대상이 되는 소자)와 자체내부검사회로가 동일한 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전압계와 고주파 전압 발생기만 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다.