• 제목/요약/키워드: Delay Code

검색결과 383건 처리시간 0.026초

분산 환경에서의 협업을 위한 네트워크 동기화 기법 (Network Synchronization for Collaborative Work in Distributed Environment)

  • 송정욱;권용무
    • 한국IT서비스학회지
    • /
    • 제10권3호
    • /
    • pp.203-212
    • /
    • 2011
  • In the every day life of the people, the Internet is widely used. Currently over 1.9 billion people have one or more email addresses and over 600 million people use the Facebook. People are collaborating via the Internet more and more. When people are collaborating through the Internet, the differences of the message delivery delay are the biggest problem that disturbs the collaborative work over the network. To solve the differences of the message delivery delay, we introduce the delay-gap method. An experimental code have been implemented and the efficiency of the delay-gap is presented through the results from the experiment that have many participants.

이동통신 시스템에서 MAP기반 터보 부호의 복호에 관한 연구 (A Study on Iterative MAP-Based Decoding of Turbo Code in the Mobile Communication System)

  • 박노진;강철호
    • 융합신호처리학회논문지
    • /
    • 제2권2호
    • /
    • pp.62-67
    • /
    • 2001
  • 최근의 이동통신 시스템에서 오류 정정 부호화 방식으로 사용되는 터보 코드의 성능은 부호기에 내재되어 부호의 자유 거리 결정에 큰 영향을 미치는 인터리버와 복호기에서 수행되는 반복 복호에 의한 것이다. 하지만 우수한 성능을 얻기 위해 수신과정에서 많은 지연시간이 요구되는데 이는 주로 인터리버의 크기에 의존하게 된다. 또한 터보 코드는 페이딩 채널 상에서도 신뢰성 있는 강력한 코딩 기법으로 알려져, 최근 ITU 등에서 IMT-2700과 같은 차세대 이동 통신에서 채널 코드의 표준으로 채택되었다. 따라서 본 논문에서는 복잡도는 2배로 증가하나 성능을 개선시킨 병렬 구조의 4-New 터보 복호기를 제안하고, 차세대 무선 멀티미디어 통신에서 실시간 음성 및 비디오 서비스를 제공 시 복호 지연시간을 단축시키기 위해 가변 복호 방법을 이용하여 AWGN과 페이딩 채널 환경에서의 컴퓨터 모의 실험을 통해 성능 분석을 하였다.

  • PDF

DSP를 이용한 고속 범용 제어기의 구현과 응용 (Design of a high-speed universal controller using DSP and its application)

  • 박준영;이성욱;장평훈
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 1997년도 한국자동제어학술회의논문집; 한국전력공사 서울연수원; 17-18 Oct. 1997
    • /
    • pp.69-72
    • /
    • 1997
  • A universal controller is designed using a DSP (digital signal processor). The design objectives of the system are to implement control algorithms that require a lot of calculations and to develop a convenient user-interface environment. To demonstrate the efficiency of the system, the time delay control algorithm is implemented for the 2 D.O.F.SCARA type robot and the experimental results are presented.

  • PDF

RISC 파이프라인 아키텍춰의 코드 최적화 알고리듬 (A Code Optimization Algorithm of RISC Pipelined Architecture)

  • 김은성;임인칠
    • 대한전자공학회논문지
    • /
    • 제25권8호
    • /
    • pp.937-949
    • /
    • 1988
  • This paper proposes a code optimization algorithm for dealing with hazards which are occurred in pipelined architecture due to resource dependence between executed instructions. This algorithm solves timing hazard which results from resource conflict between concurrently executing instructions, and sequencing hazard due to the delay time for branch target decision by reconstructing of instruction sequence without pipeline interlock. The reconstructed codes can be generated efficiently by considering timing hazard and sequencing hazard simultaneously. And dynamic execution time of program is improved by considering structral hazard which can be existed when pipeline is controlled dynamically.

  • PDF

Extended Kalman Filter기반의 PN부호 추적성능 (Performance of PN Tracking with Extended Kalman Filter)

  • 배정남;구성완;김성일;김진영
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 한국정보통신설비학회 2009년도 정보통신설비 학술대회
    • /
    • pp.112-114
    • /
    • 2009
  • In this paper, a PN code tracking loop with extended Kalman filter (EKF) is proposed for a direct-sequence spread-spectrum. EKF is used to estimate amplitude and delay in a multipath fading channel. It is shown that tracking error performance is significantly improved by EKF compared with a conventional tracking loop.

  • PDF

A 12-bit Hybrid Digital Pulse Width Modulator

  • Lu, Jing;Lee, Ho Joon;Kim, Yong-Bin;Kim, Kyung Ki
    • 한국산업정보학회논문지
    • /
    • 제20권1호
    • /
    • pp.1-7
    • /
    • 2015
  • In this paper, a 12-bit high resolution, power and area efficiency hybrid digital pulse width modulator (DPWM) with process and temperature (PT) calibration has been proposed for digital controlled DC-DC converters. The hybrid structure of DPWM combines a 6-bit differential tapped delay line ring-mux digital-to-time converter (DTC) schema and a 6-bit counter-comparator DTC schema, resulting in a power and area saving solution. Furthermore, since the 6-bit differential delay line ring oscillator serves as the clock to the high 6-bit counter-comparator DTC, a high frequency clock is eliminated, and the power is significantly saved. In order to have a simple delay cell and flexible delay time controllability, a voltage controlled inverter is adopted to build the deferential delay cell, which allows fine-tuning of the delay time. The PT calibration circuit is composed of process and temperature monitors, two 2-bit flash ADCs and a lookup table. The monitor circuits sense the PT (Process and Temperature) variations, and the flash ADC converts the data into a digital code. The complete circuits design has been verified under different corners of CMOS 0.18um process technology node.

Fully parallel low-density parity-check code-based polar decoder architecture for 5G wireless communications

  • Dinesh Kumar Devadoss;Shantha Selvakumari Ramapackiam
    • ETRI Journal
    • /
    • 제46권3호
    • /
    • pp.485-500
    • /
    • 2024
  • A hardware architecture is presented to decode (N, K) polar codes based on a low-density parity-check code-like decoding method. By applying suitable pruning techniques to the dense graph of the polar code, the decoder architectures are optimized using fewer check nodes (CN) and variable nodes (VN). Pipelining is introduced in the CN and VN architectures, reducing the critical path delay. Latency is reduced further by a fully parallelized, single-stage architecture compared with the log N stages in the conventional belief propagation (BP) decoder. The designed decoder for short-to-intermediate code lengths was implemented using the Virtex-7 field-programmable gate array (FPGA). It achieved a throughput of 2.44 Gbps, which is four times and 1.4 times higher than those of the fast-simplified successive cancellation and combinational decoders, respectively. The proposed decoder for the (1024, 512) polar code yielded a negligible bit error rate of 10-4 at 2.7 Eb/No (dB). It converged faster than the BP decoding scheme on a dense parity-check matrix. Moreover, the proposed decoder is also implemented using the Xilinx ultra-scale FPGA and verified with the fifth generation new radio physical downlink control channel specification. The superior error-correcting performance and better hardware efficiency makes our decoder a suitable alternative to the successive cancellation list decoders used in 5G wireless communication.

감소된 복호 지연을 갖는 SOVA 기반 터보 부호에 관한 연구 (A Study on SOVA-Based Turbo Code with Reduced Decoding Delay)

  • 강경우;박노진;강철호
    • 한국통신학회논문지
    • /
    • 제25권11B호
    • /
    • pp.1872-1878
    • /
    • 2000
  • Turbo Code는 반복 부호 알고리듬을 사용함으로써 백색 가우시안 잡음(AWGN)채널 환경하에서 Shannon의 한계에 가까운 성능을 보이는 오류정정 방식으로 제안되었다. 그러나 Turbo code는 반복복호로 인해 매 복호시마다 큰 인터리버와 복호기를 거쳐야 하기 때문에 수신과정에서 커다란 지연을 요구하게 된다. 따라서 차세대 무선 멀티미디어 통신에서 실시간 음성서비스나 화상서비스를 제공하는데 어려움이 많다. 본 논문에서는 기존의 터보 복호기를 변형하여 매 복호시 각각의 복호기에서 LLR 출력시퀀스를 발생시킴으로써 반복 복호 횟수를 줄이는 방법을 제안하였다. 이렇게함으로서 기존의 Toubo code가 갖는 성능은 크게 변화시키지 않으면서 각각의 정보프레임을 가변적으로 복호함으로서 반복 복호로 인한 시간 지연을 줄였다.

  • PDF

감소된 복호 지연을 갖는 SOVA기반 터보 부호에 관한 연구 (A Study on SOVA-Based Turbo Code with Reduced Decoding Delay)

  • 강경우;박노진;강철호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
    • /
    • pp.597-600
    • /
    • 2000
  • Turbo Code는 반복 복호알고리듬을 사용함으로써 백색 가우시안 잡음(AWGN)채널 환경에서 Shannon의 한계에 가까운 성능을 보이는 오류정정 방식으로 제안되었다. 그러나 Turbo code는 반복복호로 인해 매복호시마다 큰 인터리버와 복호기를 거쳐야 하기 때문에 수신과정에서 커다란 지연을 요구하게 된다. 따라서 차세대 무선 멀티미디어 통신에서 실시간으로 음성서비스나 화상서비스를 제공하는데 어려움이 많다. 본 논문에서는 기존의 터보 복호기를 변형하여 매 복호시 각각의 복호기에서 출력시퀀스를 발생시킴으로서 반복 복호 횟수를 줄이는 방법을 제안하였다. 이렇게 함으로서 기존의 Turbo code가 갖는 성능은 크게 변화시키지 않으면서 각각의 정보프레임을 가변적으로 복호함으로서 반복복호로 인한 시간 지연을 줄일수 있었다.

  • PDF

선박용 화재탐지장치의 통신 에러를 감소시키기 위한 수정된 터보코딩 알고리즘 개발에 관한 연구 (A Study on the Enhancement of Turbo Decoder Reducing Communication Error of a Fire Detection System for Marine Vessels)

  • 정병홍;최상학;오종환;김경식
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제25권2호
    • /
    • pp.375-382
    • /
    • 2001
  • In this study, an adapted Turbo Coding Algorithm for reducing communication error of a fire detection system for marine vessels, especially image transmission via power lone. Because it is necessary that this system communicate larger and faster than previous method, this study carried out enhancement a decoding speed by adaptation CRC with Turbo Code Algorithm, improvement of metric method, and reduction of decoding delay by using of Center-to-Top method. And the results are as follows: (1) Confirmed that a Turbo Code is so useful methods for reducing communication error in lots of noise environments. (2)Proposed technology in this study speed increasing method of Turbo Coding Algorithm proves 2 times faster than normal Turbo Code and communication error reducing as well in the board made by VHDL software & chips ALTERA company.

  • PDF