• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
• /
• pp.110-113
• /
• 2004

Underwater acoustic(UWA) communication is one of the most difficult field because of several factors such as multipath propagation, high temporal and spatial variability of channel conditions. Therefore, it is important to model and analyze the characteristics of underwater acoustic channel such as multipath propagation, transmission loss, reverberation, and ambient noise. In this paper, UWA communication channel is modeled with a ray tracing method and applied to image transmission. Quadrature phase shift keying(QPSK) and multichannel decision feedback equalizer(DFE) are utilized as phase-coherent modulation method and equalization technique, respectively. The objective is to improve the performance of vertical sensor array than that of single sensor in the viewpoint of bit error rate(BER), constellation output, and received image quality.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 추계종합학술대회
• /
• pp.534-537
• /
• 1999

This paper describes a design of pipelined adaptive decision-feedback equalizer (PADFE) for high bit-rate wireless digital communication systems. To enhance the throughput rate of ADFE, two pipeline stages are inserted into the critical path of ADFE by using delayed least-mean-square (DLMS) algorithm. Redundant binary (RB) arithmetic is applied to all the data processing of ADFE including filter laps and coefficient update blocks. When compared with conventional methods based on two's complement arithmetic, the proposed approach reduces arithmetic complexity, as well as results in a very simple complex-valued filter structure, thus suitable for VLSI implementation. The design parameters (filter tap, coefficient and internal bit-width, etc.) and equalization performance (bit error rate, convergence speed, etc.) are analyzed by algorithm-level simulation using COSSAP. The PADFE was designed using VHDL and Synopsys, and mapped into two ALTERA FLEX10k100 FPGAs.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2023년도 추계학술대회
• /
• pp.152-153
• /
• 2023

해상 무선 통신에서 신호 다중 경로로 인하여 장거리 데이터 통신에 어려움이 있을 수 있다. 이를 해소하기 위하여 채널 등화 기술을 사용할 수 있다. 제안하는 채널 등화 기술은 비터비 알고리즘을 이용한 시퀀스 신호 검출로 구현의 복잡도를 낮추기 위하여 결정 피드백 방식을 이용하여 트랠리스 상태의 개수를 줄였다. 16QAM과 심볼 속도 76.8kHz의 신호에 대하여 10usec와 30usec 지연 시간 차이를 갖는 2-way 신호 경로의 채널 모델에 대한 컴퓨터 모의 시험을 수행하였다. 제안한 등화 기술을 사용할 경우 고려한 다중 신호 경로에 대하여 수신 오류율에서 error flow가 관찰되지 않는 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제2권1호
• /
• pp.45-51
• /
• 1998

이동통신에서는 수십 kbps 이상의 고속 디지털전송을 실현하는데 있어서 멀티패스파에 의한 지연왜곡이 수반되므로 전송로 변동, 즉 주파수선택성 페이딩을 극복하는 기술이 확립되지 않으면 안된다. 본 논문에서는 판정귀환형 등화기의 제어 알고리즘으로써 지수적 가중계수에 의한 RLS 알고리즘을 개량한 피드백러닝 RLS 알고리즘을 제안하고 랜덤 가우시안 잡음하에서 정적인 1파 모델과 2파 모델에 대한 등화기의 동작특성을 컴퓨터 시뮬레이션 실험을 통하여 검토 분석하였다. 컴퓨터 시뮬레이션 실험결과 $\lambda$= 0.9, S/N = 10 [dB], S/I = 20 [dB]에서 지연파의 지연시간을 1심볼까지 변화시켰을 때 우수한 추종특성과 등화특성을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.465-469
• /
• 2000

광대역 무선 디지털 통신 시스템용 파이프라인 적응 결정귀환 등화기 (pipelined adaptive decision- feedback equalizer; PADFE)를 0.25-$\mu\textrm{m}$ CMOS 공정을 사용하여 full custom 단일 칩으로 설계하였다. ADFE의 동작속도를 향상시키기 위해 DLMS (delayed least-mean-square)을 적용한 2-stage 파이프라인 구조로 설계하였다. PADFE의 필터와 계수갱신 블록 등 모든 연산을 redundant binary (RB) 수치계로 처리하였으며, 2의 보수 수치계를 사용하는 기존의 방식에 비해 연산량의 감소와 동작속도의 향상이 얻어졌으며, 또한 전체적인 구조의 단순화에 의해 VLSI 구현이 용이하다는 장점을 갖는다. COSSAP을 이용한 알고리듬 레벨 시뮬레이션을 통해 파이프라인 stage 수, 필터 tap 수, 계수 및 내부 비트 수 등의 설계 파라메터 결정과 bit error rate (BER), 수렴속도 등을 분석하였다. 설계된 PADFE는 약 205,000개의 트랜지스터로 구성되며, 코어의 면적은 1.96$\times$1.35-mm$^{2}$이다. 시뮬레이션 결과, 2.5-V 전원전압에서 200-MHz의 클록 주파수로 안전하게 동작할 수 있을 것으로 예상되며, 평균 전력소모는 약 890-mW이다.

• 대한전자공학회논문지SD
• /
• 제37권12호
• /
• pp.60-69
• /
• 2000

광대역 무선 디지털 통신 시스템용 파이프라인 적응 결정귀환 등화기(pipelined adaptive decision-feedback equalizer; PADFE)를 0,25-${\mu}m$ CMOS 공정을 사용하여 full custom 단일 칩으로 설계하였다. ADFE의 동작속도를 향상시키기 위해 DLMS(delayed least-mean-square)을 적용한 2-stage 파이프라인 구조로 설계하였다. PADFE의 필터와 계수갱신 블록 등 모든 연산을 redundant binary(RB) 수치계로 처리하였으며, 2의 보수 수치계를 사용하는 기존의 방식에 비해 연산량의 감소와 동작속도의 향상이 얻어졌으며, 또한 전체적인 구조의 단순화에 의해 VLSI 구현이 용이하다는 장점을 갖는다. COSSAP을 이용한 알고리듬 레벨 시뮬레이션을 통해 파이프라인 stage 수, 필터 tap 수, 계수 및 내부 비트 수 등의 설계 파라메터 결정과 bit error rate(BER), 수렴속도 등을 분석하였다. 설계된 PADFE는 약 205,000개의 트랜지스터로 구성되며, 코어의 면적은 41.96\times1.35-mm^2$이다. 시뮬레이션 결과, 2.5-V 전원전압에서 200-MHz의 클록 주파수로 동작 가능할 것으로 예상되며, 평균 전력소모는 약 890-mW로 예측되었다. 제작된 칩의 테스트 결과로부터 기능이 정상적으로 동작함을 확인하였다.

• 한국항해항만학회지
• /
• 제39권4호
• /
• pp.293-297
• /
• 2015

수중 음향 통신은 과거 군사적 목적을 위해 제한적으로 사용되어졌으나, 수중 탐지, 운동체 추적, 잠수함, 부이를 이용한 해양의 날씨 변화 등 해양에서의 통신에 대한 연구가 활발히 이루어지며 활용 분야가 확대되고 있는 추세이다. 수중음향통신은 다중경로로 인한 신호간의 간섭으로 성능 및 전송율이 열약한 실정이다. 따라서 다중 경로 전달 환경인 수중음향통신에서 원활한 통신과 함께 수신 신호의 성능을 향상시키기 위하여 낮은 SNR에서도 우수한 성능을 보이는 채널 부호화 기법에 대해 연구하였다. 본 논문에서는 데이터 길이의 가변성이 좋은 BCJR기반 (2,1,7) 컨볼루션 부호를 적용하였으며, 다중 경로 전달로 인해 왜곡된 데이터를 보상하기 위해 결정 궤환 등화기가 결합된 터보 등화기 구조를 적용하였다. 문경시 경천호에서의 실제 수중 실험을 통하여 BCJR 기반의 터보 등화 구조가 다른 비터비 복호방식의 경판정, 연판정 기법에 비해 성능이 우수함을 검증하였다. 이러한 BCJR 복호의 성능은 반복횟수는 평균 1회에서 3회 정도에 오류가 정정되고, 복호기 입력단의 오류율이 $10^{-1}$ 이하이면 모두 복호가 가능함을 볼 수 있으며, 16번의 수중통신 실험은 약 83%의 성공률을 획득하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.423-426
• /
• 2005

In this paper, we propose a receiver that combines a channel detector with a channel decoder to retrieve information from ISI and AWGN in an iteratively manner. The receiver, evolving from a system of a PRML detector and a RS decoder, consists of a SOVA detector followed by a LDPC decoder and has them exchange information iteratively. Rather than handling extrinsic reliabilities explicitly as in Turbo equalization, we take hard-decision values from the LDPC decoder and mix them with the channel output in a certain ratio as input for SOVA. The scheme, simply modified to the one-way structure of a SOVA and a LDPC decoder, shows improved performance with iteration numbers as well as the combining ratio of the channel output and the feedback output. We additionally analyze the receiver with a simple theoretical model and present some valuable properties.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.93-96
• /
• 2005

We propose a computationally efficient sphere decoding (SD) algorithm with smart radius control (SRC). As a baseline algorithm for SD, we consider the modified Schnorr-Euchner (SE) algorithm [1] (hereafter, called as the MSE algorithm). In principle, the radius after zero-forcing decision feedback equalization (ZF-DFE) estimation can be reduced further if we select a new lattice vector closer to the received signal vector than the lattice vector corresponding to the ZF-DFE estimate does. In our case, we obtain such a better lattice vector by performing a sequence of alternating one-dimensional searches, starting from the ZF-DFE estimate. We then develop a novel SRC algorithm that adopts adaptively the additional radius reduction process according to the estimated signal-to-noise-power ratio (SNR) after ZF-DFE estimation. In addition, we analyze the effect of detection ordering on the complexity for SD. Column-norm ordering of the channel matrix and optimal ordering [1] are considered here. From our analyses, we see that SRC can reduce greatly the complexity for SD and the degree of complexity reduction gets significant as the SNR decreases, irrespective of detection ordering schemes used.

• 한국통신학회논문지
• /
• 제36권5C호
• /
• pp.295-301
• /
• 2011

논문 [1]에서 에너지 확산변환(EST) 기반의 반복등화기는 복잡한 채널 복호기의 도움 없이 결정 궤환심볼들의 신뢰성을 향상시킴으로써 그것의 성능을 향상시킬 수 있음을 보여주었다. 그러나 논문 [1]에서 제안한 정합필터(MF) 기반의 반복등화기를 보면, 피드포워드 필터(FFF)는 주파수 영역에서 설계하고, 잔류 간섭제거 (RIC)를 위한 피드백 필터(FBF)는 시간 영역에서 설계하였기 때문에 그 복잡도가 채널 메모리 길이에 비례하여 증가하는 단점이 있다. 이를 해결하기 위해 본 논문에서는 FFF와 FBF를 모두 주파수 영역에서 설계한다. 덕분에 제안된 주파수영역 반복등화기(FD-IE)는 긴 채널 지연 확산을 가지는 채널에서 기존의 방식 대비 낮은 복잡도를 보여 줄 수 있다. 그리고 모의실험을 통하여 제안된 방식의 BER성능이 기존의 방식과 동일함을 확인한다.