• 제목/요약/키워드: Data Memory

검색결과 3,302건 처리시간 0.032초

DWT 기반 영상압축 시스템 구현 (Image Compression System Implementation Based on DWT)

  • 서영호;최순영;김동욱
    • 대한전자공학회논문지SP
    • /
    • 제40권5호
    • /
    • pp.332-346
    • /
    • 2003
  • 본 논문에서는 2차원 DWT(Discrete Wavelet Transform)를 이용하여 디지털 영상을 압축 및 복원할 수 있는 시스템을 구현하였다. 제시한 DWT 기반 영상압축 시스템은 크게 영상을 압축하는 FPGA 보드와 영상을 복원하는 응용 소프트웨어로 구성된다. 먼저 영상을 압축하는 FPGA는 A/D 변환기로부터 영상을 받아들여서 웨이블릿 변환을 이용하여 영상을 압축하고 PCI 인터페이스를 이용하여 PC로 저장하며, PC에 저장된 압축된 영상정보는 응용 소프트웨어를 이용하여 복원된다. 영상압축 시스템은 A/D 변환기에 동기하여 NTSC YCbCr(4:2:2)의 640×240 영상을 초당 약 60 필드 압축한다. 구현된 하드웨어는 APEX20KC EP20K1000CB652-7의 FPGA에서 11,120개의 LAB(Logic Array Block)와 27,456개의 ESB(Embedded System Block)를 사용하여 하나의 FPGA내에 사상되었다. 전체적으로 33MHz의 클럭을 사용하고 메모리 제어부는 100MHz의 클럭을 사용하여 동작한다.

V/비정질- $V_{2}$ $O_{5}$ /lV 박막소자에서의 양자화된 컨덕턴스 상태로의 문턱 스위칭 (Thereshold Switching into Conductance Quantized Sttes in V/vamorphous- $V_{2}$ $O_{5}$/V Thin Film Devices)

  • 윤의중
    • 전자공학회논문지D
    • /
    • 제34D권12호
    • /
    • pp.89-100
    • /
    • 1997
  • This paper investigated a new type of low voltage threshold switch (LVTS). As distinguished from the many other types of electronic threshold switches, the LvTS is ; voltage controlled, occurs at low voltages ($V_{2}$ $O_{5}$lV devices. The average low threshold voltage < $V_{LVT}$>=218 mV (standard deviation =24mV~kT/q, where T=300K), and was independent of the device area (x100) and amorphous oxide occurred in an ~22.angs. thick interphase of the V/amorphous- $V_{2}$ $O_{5}$ contacts. At $V_{LVT}$ there was a transition from an initially low conductance (OFF) state into a succession of quantized states of higher conductance (ON). The OFF state was spatically homogeneous and dominated by tunneling into the interphase. The ON state conductances were consistent with the quantized conductances of ballistic transport through a one dimensional, quantum point contact. The temeprature dependence of $V_{LVT}$, and fit of the material parameters (dielectric function, barrier energy, conductivity) to the data, showed that transport in the OFF and ON states occurred in an interphase with the characteristics of, respectively, semiconducting and metallic V $O_{2}$. The experimental results suggest that the LVTS is likely to be observed in interphases produced by a critical event associated with an inelastic transfer of energy.rgy.y.rgy.

  • PDF

인공송신원 전자탐사 자료의 효율적인 3차원 모델링 (Efficient 3D Modeling of CSEM Data)

  • 정용현;손정술;이태종
    • 한국지구물리탐사학회:학술대회논문집
    • /
    • 한국지구물리탐사학회 2009년도 학술대회 초록집
    • /
    • pp.75-80
    • /
    • 2009
  • 유한요소법을 이용한 3차원 모델링은 모형에 대한 기하학적 유연성에도 불구하고 대형 연립방정식에 대한 계산이 필요하여 실용성에는 많은 제약이 있었다. 본 연구에서는 최근 컴퓨터와 수치해석기술을 바탕으로 직접해법과 반복해법을 선택적으로 사용한 효율적인 유한요소 3차원 모델링을 구현하였다. 직접해법인 PARDISO는 멀티코어 계산환경에서 병렬 연산을 이용하여 계산속도를 현저히 감소시킬 수 있었고 특히 단딜 주파수 다중 송신의 계산에서 최대의 계산효율을 보였다. 소규모 메모리 환경에서는 BiCGSTAB(1)이 다른 반복해법들에 비해 빠르고 안정적으로 수치해를 계산하였다. 효율적인 3차원 모델링은 주어진 문제와 상황에 적합한 해법을 선택적으로 사용함으로써 가능하다. 모델링에는 다양한 형태의 인공송신원이 고려되어 있으며 향후 3차원 역산의 효율적인 엔진으로 활용할 수 있다.

  • PDF

융통성 있는 스레드 분할 시스템 설계와 평가 (Design and Evaluation of Flexible Thread Partitioning System)

  • 조선문
    • 인터넷정보학회논문지
    • /
    • 제8권3호
    • /
    • pp.75-83
    • /
    • 2007
  • 다중스레드 모델은 긴 메모리 참조 지체 시간과 동기화의 문제점을 해결할 수 있다는 점에서 대규모 병렬 시스템에 매우 효과적이다. 다중스레드 병렬기계를 위하여 Non-Strict 함수 프로그램을 번역할 때 가장 중요한 것은 순차적으로 수행될 수 있는 부분을 찾아내어 스레드로 분할하는 것이다. 기존의 분할 알고리즘은 조건식의 판단식, 참실행식, 거짓실행식을 기본 블록으로 나누고 각각에 대하여 지역 분할을 적용한다. 이러한 제약은 스레드의 정의를 약간 수정하여 스레드 내에서의 분기를 허용한다면 좀더 좋은 분할을 얻을 수 있다. 스레드 내에서의 분기는 병렬성을 감소시키거나 동기화의 횟수를 증가 시키거나 또는 교착상태를 발생시키는 등 스레드 분할의 기본 원칙을 어기지 않으며 오히려 스레드 길이를 증가시키거나 동기화 횟수를 줄이는 장점을 가질 수 있다. 본 논문에서는 조건식의 세 가지 기본 블록을 하나 또는 두 개의 기본 블록으로 병합함으로서 스레드 분할을 향상시키는 방법을 제안한다.

  • PDF

새로운 DCME 알고리즘을 사용한 고속 Reed-Solomon 복호기 (High-Speed Reed-Solomon Decoder Using New Degree Computationless Modified Euclid´s Algorithm)

  • 백재현;선우명훈
    • 대한전자공학회논문지SD
    • /
    • 제40권6호
    • /
    • pp.459-468
    • /
    • 2003
  • 본 논문에서는 차수 연산이 필요 없는 새로운 DCME 알고리즘 (Degree Computationless Modified Euclid´s Algorithm)을 사용한 저비용 고속 RS (Reed-Solomon) 복호기를 제안한다. 제안하는 구조는 차수 연산 및 비교 회로가 필요 없어 기존 수정 유클리드 구조들에 비해 매우 낮은 하드웨어 복잡도를 갖는다. 시스톨릭 에레이 (systolic array)를 이용한 제안하는 구조는 키 방정식 (key equation) 연산을 위해서 초기 지연 없이 2t 클록 사이클만을 필요로 한다. 또한, 3t+2개의 기본 셀 (basic cell)을 사용하는 DCME 구조는 오직 하나의 PE (processing element)를 사용하므로 규칙성 (regularity) 및 비례성(scalability)을 갖는다. 0.25㎛ Faraday 라이브러리를 사용하여 논리합성을 수행한 RS 복호기는 200㎒의 동작 주파수 및 1.6Gbps의 데이터 처리 속도를 갖는다. (255, 239, 8) RS 코드 복호를 수행하는 DCME 구조와 전체 RS 복호기의 게이트 수는 각각 21,760개와 42,213개이다. 제안하는 RS 복호기는 기존 RS 복호기들에 비해 23%의 게이트 수 절감 및 전체 지연 시간의 10%가 향상되었다.

P-224 ECC와 2048-비트 RSA를 지원하는 공개키 암호 프로세서 (A Public-key Cryptography Processor supporting P-224 ECC and 2048-bit RSA)

  • 성병윤;이상현;신경욱
    • 전기전자학회논문지
    • /
    • 제22권3호
    • /
    • pp.522-531
    • /
    • 2018
  • FIPS 186-2에 정의된 224-비트 소수체 타원곡선 암호와 2048-비트 키길이의 RSA 암호를 단일 하드웨어로 통합 구현한 공개키 암호 프로세서 EC-RSA를 설계하였다. ECC의 스칼라 곱셈과 RSA의 멱승 연산에 공통으로 사용되는 유한체 연산장치를 32 비트 데이터 패스로 구현하였으며, 이들 연산장치와 내부 메모리를 ECC와 RSA 연산에서 효율적으로 공유함으로써 경량화된 하드웨어로 구현하였다. EC-RSA 프로세서를 FPGA에 구현하여 하드웨어 동작을 검증하였으며, 180-nm CMOS 셀 라이브러리로 합성한 결과 11,779 GEs와 14 kbit의 RAM으로 구현되었고, 최대 동작 주파수는 133 MHz로 평가되었다. ECC의 스칼라 곱셈 연산에 867,746 클록 사이클을 소요되어 34.3 kbps의 처리율을 가지며, RSA의 복호화 연산에 26,149,013 클록 사이클이 소요되어 10.4 kbps의 처리율을 갖는 것으로 평가되었다.

트렐리스 부호화된 CPFSK의 적응 수신기 (An Adaptive Receiver Using Reduced-state Sequence Detection for the Trellis-coded CPFSK)

  • 송형규
    • 한국전자파학회논문지
    • /
    • 제9권6호
    • /
    • pp.746-760
    • /
    • 1998
  • 본 논문에서는 이동 위성 채널에서 트렐리스 부호화된 CPFSK 신호를 검파하는데 있어서 최적의 수신 방식인 MLSD 대신에 복잡도를 크게 줄이면서 MLSD와 거의 같은 성능을 얻는 적응 RSSD 수신 방식을 제안 한다. 제안된 앉줬D를 시변 채널인 이동 위성 채널에 적용하기 위해서는 채널의 상태를 추정해야 하는 문제 가 발생하며l 본 논문에서는 채널의 특성을 추정하는 방법으로 steepest desc에t 알고리틈을 이용하며I 보다 효율적인 채널 추정을 위해 symbol-aided방법이 사용된다. syr뼈ol-aided 방법은 신뢰성 있는 채널 추정을 위하여 송신단에서는 주기적으로 알고 있는 섬볼을 삽입한 후에, 수신단에서는 알고 있는 섬볼이 수신되면 비터비 프로세서는 임시 데이터 결정을 하여 채널 추정기로 보내는 방법이다. 이러한 임시 데이터 결정 방법 을 사용한 채널 추정기는 긴 결정 지연 시간올 이용한 방법보다도 이동 위성 채널에서 빠르고 신뢰성 있게 채널을 추정한다. 본 논문에서 제안한 적웅 RSSD 수신 방식은 적웅 MLSD에 대한 준최적 수신 방식임에도 불구하고 복잡도를 크게 줄이면서 이통 위성 채널을 빠르고 신뢰성 있게 추적한다.

  • PDF

안나 수이 컬렉션에 나타난 에스닉 스타일에 관한 연구 (Study on Ethnic Style Shown in Anna Sui's Collections)

  • 변민연;이지은;이인성
    • 복식문화연구
    • /
    • 제15권1호
    • /
    • pp.127-136
    • /
    • 2007
  • Modern society shares new culture derived from the fusion of various cultures unlike the past culture regulating one phenomenon of certain field as the representative icon of the era. Especially, the phenomenon of globalization acts as the catalytic agent to receive coexistence of variousness easily. Especially, in fashion industry, these flows and the view of naturalism are harmonized and new fashion trend called 'Ethnic' was embossed. As it reflects internal spirit of human being that wants to return to the memory due to expansion of material civilization, the interest in the designer pursuing it is increasing. This study tries to consider the Ethnic style displayed by Chinese American designer, Anna Sui, who pursues the eastern style with full wit and individuality. Anna Sui, who was praised by New York Times for 'the superb harmony of houte couture style and up-to-date style', created another fashion trend, romanticism in New York and she is the worldwide designer representing Ethnic. Like it, the consideration on her Ethnic style reanalyzing as eastern style provides guidance to check how designer's fashion philosophy appears in one category of America and China and new study material that enables us to understand the third world culture code as well as Anna Sui. This confirmation has the meaning as the basic material for the endless challenge to the new style that fashion will go on in the future. Anna Sui was confirmed to have been recognized as a designer who represented the ethnic collection in the United States, exerting the influence with her unique oriental background. Moreover, her design could identify the pivotal point of ethnic image by developing her unique style which is distinct from other designers in terms of silhouette, color, fabric, detail, and so on. This kind of study can provide the basic data required to understand the fashion world of designer in the future.

  • PDF

3D 디스플레이를 위한 FPGA-기반 실시간 포맷변환기의 하드웨어 구현 (Hardware Implementation of FPGA-based Real-Time Formatter for 3D Display)

  • 서영호;김동욱
    • 한국정보통신학회논문지
    • /
    • 제9권5호
    • /
    • pp.1031-1038
    • /
    • 2005
  • 본 논문에서는 패럴렉스 배리어 방식의 2D/3D 겸용 PC 및 핸드폰용 LCD를 위한 화소단위의 실시간 3D 영상변환 구조를 제안하고, 이를 FPGA 기반으로 설계한 후에 전체적인 동작을 위한 시스템으로 구현하였다. PC로부터 출력되는 아날로그 형태의 영상신호를 A/D 변환한 후에 디지털 형태의 신호를 입력된 영상의 형태에 따라서 3D 형태의 영상으로 재구성한다. 3D 형태의 영상으로 재구성하는 알고리즘은 패럴렉스 배리어에 많은 부분 의존하고 하는데, 입력되는 영상의 포맷에 따라서 R, G, B의 화소 단위로 영상을 인터리빙 하는 방식을 사용한다. 제안한 구조는 고속의 메모리 처리기법과 함께 다시점 2D 영상을 3D 영상으로 변환하는 FPGA로 설계되고, 고속의 데이터 저장 및 처리를 위해 4개의 SDRAM을 사용한다. 구현된 전체 시스템은 A/D 변환기를 위한 시스템과 디지털화된 2D 영상신호를 3D 디스플레이를 위한 영상신호로 변환하는 FPGA 시스템 그리고 3D영상을 디스플레이할 수 있는 LCD 패널로 구성된다.

멀티코어 시스템에서 쓰레드 수에 따른 CFD 코드의 OpenMP 병렬 성능 (OPENMP PARALLEL PERFORMANCE OF A CFD CODE ON MULTI-CORE SYSTEMS)

  • 김종관;장근진;김태영;조덕래;김성돈;최정열
    • 한국전산유체공학회지
    • /
    • 제18권1호
    • /
    • pp.83-90
    • /
    • 2013
  • OpenMP is becoming more and more useful as a simple parallel processing paradigm on SMP (Shared Memory Multi-Processors) computing environment with the development of multi-core processors. However, very few data is available publically regarding the OpenMP performance in CFD (Computational Fluid Dynamics). In the present study a CFD test suite is prepared for the performance evaluation of OpenMP on various multi-core systems. The test suite is composed of two-dimensional numerical simulations for inviscid/viscous and reacting/non-reacting flows using three different levels of grid systems. One to five test runs were carried out on various systems from dual-core dual threads to 16-core 32-threads systems by changing the number of threads engaged for each test up to 80. The results exhibit some interesting results and the lessons learned from the tests would be quite helpful for the further use of OpenMP for CFD studies using multi-core processor systems.