• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1997년도 전력전자학술대회 논문집
• /
• pp.269-275
• /
• 1997

This paper presents real time digital signal processor(DSP) control of UPS system feeding processor(DSP) control of UPS system feeding nonlinear loads to provide sinusoidal inverter output voltage. The control scheme is composed of an rms voltage compensator, the load current harmonics feed-forward loop for the cancellation of output voltage harmonics, and the output voltage harmonics feedback loop for system stability. The controller employs a Texas Instruments TMS320C40GFL50 DSP.

• 한국통신학회논문지
• /
• 제29권12C호
• /
• pp.1617-1622
• /
• 2004

무선단말기용 오디오 복호화기는 무선이동환경의 특성상 낮은 전력소모가 요구된다. 단일 RISC 프로세서를 이용하며 비디오/오디오 신호를 처리하는 기존의 구현은, RISC 프로세서의 연산부담이 과도하여 실시간 밀터미디어 서비스를 지원하기에는 효율적이지 못하고 캐쉬 메모리가 충분하지 않은 경우 잦은 캐쉬-미스로 인하여 전력소비량이 증가하게 된다. 본 논문에서는 무선단말기를 위한 MPEG/Audio 복호화기를 설계하자 MAC 연산에 최적화된 DSP 블록이 내장된 RISC 프로세서를 이용하여 복호화 시스템을 구현하였다. 오디오 복호화 과정을 연산중심부분과 제어중심부분으로 분할하고, 각각 DSP 블록과 RISC 프로세서에 할당하여. 병렬적으로 처리할 수 있도록 알고리듬을 설계하였다. 제안된 시스템은 MP3와 AAC 복호화 과정을 각각 17MHz, 24MHz로 처리한다. 이것은 단일 RISC 프로세서의 구현에 비하여 각각 48%와 40% 감소한 것이다. 오디오 신호처리에 최척화된 DSP 블록이 내장된 RISC 프로세서를 이용하는 것은 자원의 효율적인 이용이 가능하고, 캐쉬 메모리가 크지 않은 휴대용 멀티미디어 시스템에 적합하다.

• 대한전자공학회논문지SP
• /
• 제49권1호
• /
• pp.119-127
• /
• 2012

본 논문은 밀리미터파 탐색기 신호처리장치의 개발 및 시험에 대하여 기술한다. 지대공미사일은 표적의 종류 및 상황에 따라 다양한 송신파형이 요구되기 때문에 유연성을 고려한 하드웨어, 소프트웨어 설계를 하였다. 본 신호처리장치는 ADC, FPGA, DSP 및 기타 소자들로 구성된다. FPGA는 DSP에 연동 인터페이스를 제공하고, 중간주파수 신호를 기저대역신호로 변환한다. DSP는 신호처리, 표적정보계산 및 장치제어를 수행한다. 각 부품은 하드웨어적으로 직렬로 연결되며, 다양한 송신파형에 대한 신호처리 알고리즘은 병렬로 연결되어있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.1107-1111
• /
• 2005

본 논문은 비디오 영상의 워터마킹과 MPEG4를 적용한 DVR 시스템 구현 및 실시간 처리 속도 향상에 관한 연구이다. DVR 실시간 처리를 위해 DSP 프로세서와 데이터 전송은 DSP의 QDMA를 사용하였고, 보안을 위해 워터마킹과 상용성을 위해 MPEG4 압축기법을 적용한다. 알고리듬은 연산시 프로세서의 내부 메모리에서 처리하는 구조와 반복 연산을 하는 부분을 DSP 프로세서 구조에 적합한 형태로 최적화 하여 구현 한다. 실험 결과, 구현된 DVR 시스템에서 D1 크기의 동영상을 워터마킹과 MPEG4 알고리즘 연산 결과 프레임 당 연산에 소요되는 처리 시간이 12%이상 개선이 되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(5)
• /
• pp.95-98
• /
• 2002

This paper presents a study on DSP(TMS320F240) controller design for multi-axes transportation system using BLDC servo motor. This BLDC servo motor controller was realized with DSP(Digital Signal Processor) and IPM (Intelligent Power Module). The multi-axes transportation system needs torque, speed, position control of servo motor for variable action. This paper implements those servo control with vector control and space vector modulation technique. As CPU of controller DSP(TMS320F240) is adopted because, it has PWM(Pulse Width Modulation) waveform generator, A/D(Analog to Digital) converter, SPI(Serial Peripheral Interface) port and input/output port etc. The controller of multi-axes transportation system consists of 3-level hierarchy structure that main host PC manages three sub DSP system which transfer downword command and are monitoring the states of end servo controllers. Each sub DSP system operates eight BLDC servo controllers which control BLDC servo motor using DSP and IPM Between host system and middle digital signal processor communicate with RS-422, between main processor and controller communicate with SPI port.

• 전기전자학회논문지
• /
• 제26권2호
• /
• pp.280-286
• /
• 2022

본 논문에서는 Digital Signal Processor(DSP)와 PLECS 소프트웨어를 사용하여 영구자석동기전동기(Permanent Magnet Synchronous Machine, PMSM)를 위한 Rapid Control Prototyping (RCP)를 구현하였다. PLECS의 Auto-code generation(ACG) 기능을 활용하여 제어 프로세서를 DSP로 사용하는 PMSM 구동 시스템에 대한 현재 벡터 제어 알고리즘을 보다 상대적으로 간단하고 효율적으로 개발할 수 있다. 본 논문에서는 모델 기반 설계(Model Based Design, MBD)와 real time control(실시간 제어) 배경을 살펴본다. 또한, DSP 보드와 호환되는 상용 RCP 제품 및 실험을 통한 PMSM 드라이브 제어를 구현하였다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2005년도 종합학술발표회 논문집 Vol.15 No.1
• /
• pp.23-28
• /
• 2005

An airborne radar is an essential aviation electronic system of the helicopter to perform various missions in all-weather environments. This paper presents the results of the design and implementation of the airborne pulse doppler radar signal processor using high multi-DSP for the multi-function radar capability such as short-range, midium-range, and long-range depending on the mission of the vehicle. Particularly, the radar signal processor is developed using two DSP boards in parallel for the various radar signal processing algorithm. The key algorithms include LFM chirp waveform-based pulse compression, MTI clutter filter, MTD processor, adaptive CFAR, and clutter map. Especially airborne moving clutter Doppler spectrum compensation algorithm such as TACCAR is implemented for the multi-mode airborne radar system. The test results shows the good Doppler spectral separation for the clutter and the moving target in the flight test environment using helicopter.

• 한국정보통신학회논문지
• /
• 제16권5호
• /
• pp.1095-1101
• /
• 2012

본 논문은 DSP 제어기와 IGBT 구동기를 이용하는 조립과 공급의 자동처리를 위한 BLDC 서보 모터 제어시스템 설계를 제안한다. 조립, 공급 자동처리 시스템은 다양한 동작을 위해 서보모터의 토크, 속도, 위치 제어를 필요로한다. 본 논문은 이러한 서보제어를 벡터제어와 공간벡터 PWM 기법을 이용하여 구현한다. 제어기의 CPU 로서 PWM 파형발생기, A/D 컨버터, SPI 통신 포트 및 많은 입/출력 포트를 갖는 TMS320F240 DSP를 채택하였다. 이 제어시스템은 메인 호스트 PC 가 위로부터의 명령을 전달하고 끝단의 서보제어기의 상태들을 모니터링하는 세 개의 부 DSP시스템을 관리하는 3레벨의 계층적 구조로 이루어져 있다. 각 부 DSP 시스템은 DSP와 IPM을 사용하여 BLDC 서보모터를 제어하는 8개의 BLDC 서보모터제어부를 운영한다. 호스트 시스템과 중간의 DSP는 RS-422을 이용하여 통신하며, 주프로세서와 제어기는 SPI 포트를 이용하여 통신한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.257-260
• /
• 1999

We have designed a 32-bit RISC microprocessor with 16/32-bit fixed-point DSP functionality. This processor, called YRD-5, combines both general-purpose microprocessor and digital signal processor (DSP) functionality using the reduced instruction set computer (RISC) design principles. It has functional units for arithmetic operation, digital signal processing (DSP) and memory access. They operate in parallel in order to remove stall cycles after DSP and load/store instructions with one or more issue latency cycles. High performance was achieved with these parallel functional units while adopting a sophisticated 5-stage pipeline structure and an improved DSP unit.

• 한국통신학회논문지
• /
• 제28권6A호
• /
• pp.405-413
• /
• 2003

본 논문은 오류 정정을 위해 가장 많이 쓰이는 알고리즘 중 하나인 RS (Reed- Solomon) 부호화 및 복호화를 DSP (Digital Signal Processor) 칩에서 효율적으로 구현할 수 있는 새로운 명령어 및 하드웨어 구조를 제안한다. 제안한 구조는 원시 다항식의 변경에 따라 하드웨어를 재 설계할 필요가 없이 DSP 상에서 프로그램으로 변경이 가능하여 다양한 원시 다항식을 구현할 수 있다. 새로운 명령어 및 하드웨어 구조는 유한체 곱셈기 및 가산기를 이용하여 유한체 연산을 수행한다. 따라서, 제안한 DSP 구조는 기존 DSP 칩과 비교하여 복호화 속도를 향상시킬 수 있다. 본 하드웨어 구조는 130MHz 동작 주파수를 갖는 DSP 칩에서 228.1 Mbps의 RS 복호화 성능을 갖는다.