• 한국통신학회논문지
• /
• 제36권12C호
• /
• pp.727-737
• /
• 2011

본 논문에서는 FPGA(Field Programmable Gate Array)와 DSP(Digital Signal Processor)를 이용하는 실시간 차선 및 차량인식 시스템의 구현에 대하여 기술한다. 실시간 시스템의 구현을 위해서 FPGA와 DSP의 역할을 효율적으로 분할할 필요성이 있다. 시스템의 알고리즘을 특정요소 추출부분을 기준으로 분할하여 대량의 영상정보를 이용하여 소량의 특정요소를 추출하는 과정을 FPGA로 구현하고 추출된 특정요소를 사용하여 차선과 차량을 정의하고 추적하는 부분을 DSP에서 수행하게 하고, FPGA와 DSP의 효율적 연동을 위한 인터페이스 구성을 제안함으로써 실시간 처리가 가능한 시스템 구조를 제안한다. 실험 결과 제안한 실시간 차선 및 차량인식 시스템은 $640{\times}480$ 크기를 갖는 비디오 영상 입력에 대해 약 15 (frames/sec)로 동작하여 실시간 응용으로 충분함을 알 수 있다.

• 전자공학회논문지 IE
• /
• 제47권4호
• /
• pp.18-27
• /
• 2010

본 논문은 회전체의 진동 데이터를 효율적으로 획득하기 위해 데이터 획득 시스템을 설계하였다. 데이터획득 장치는 필터와 증폭기로 구성한 아날로그 로직과 ADC와 DSP, FPGA, FIFO 메모리를 갖고 있는 디지털로직으로 구성하였다. 센서로부터 회전체의 진동신호는 아날로그 로직을 통과하여 FPGA에 의해 제어되고, 그 신호는 ADC를 통해 변환되고 FIFO 메모리에 저장하였다. 디지털 선호 처리는 FPGA 제어어의해서 FIFO 메모리에 들어온 데이터를 이용하여 DPS에서 신호처리를 수행할 수 있도록 구성하였다. 회전체 진동을 진단 및 분석하기 위한 진동 요소는 데이터 선호로서 실수 변환, Peak to Peak, 평균 값 산출, GAP, 디지털 필터, FFT 둥을 DSP에서 처리하고 설정된 이벤트를 추적하며, 그 결과 값을 도출하여 조기 경보 구축하였다 묘든 신호처리 과정 및 이벤트 추적은 여러 분석 단계 의해서 처리 시간이 소요되며, 특정 이벤트에 따라 처리 소요 시간에도 변동이 발생한다. 데이터 획득 및 처리는 연속적으로 실시간 분석을 수행해야 하지만, DSP에서는 입력된 신호를 처리하는 동안에 입력된 이후의 데이터에서 다음 입력처리 시간동안 획득한 데이터는 처리 될 수 없고, 특히 다수의 채널에서는 더 많은 데이터 손실이 일어날 수 있다. 따라서 본 논문에서는 데이터 손실이 적고 빠른 처리를 위하여 DPS와 FPGA을 효과적인 사용하였고, 이러한 여러 분석 단계 신호처리에서 발생되는 시간을 최소한으로 줄일 수 있는 방법으로 DSP에서 처리되는 신호단계 중 일부를 FPGA에서 처리할 수 있도록 설계 하였고 그리고 단일의 신호 처리에 의해 수행되는 분석 단계를 병렬 처리로 데이터를 실시간으로 처리하였다. 그 결과로 DSP 만으로 구성된 신호처리 보다 DSP와 FPGA로 구성된 시스템이 훨씬 빠르고 안정된 신호 처리 방법을 제시하였다.

• 한국항공우주학회지
• /
• 제39권9호
• /
• pp.896-903
• /
• 2011

본 논문에서는 차세대 영상 압축 표준으로 주목받고 있는 JPEG2000 알고리즘을 유도탄 원격측정용 영상압축모듈 임베디드 시스템(embedded system)에서 효율적으로 구현하기 위한 DSP와 FPGA co-design 방법을 제안한다. DSP와 함께 FPGA에서 co-processing할 부분은 JPEG2000 알고리즘 가운데서 계산량이 많으면서도 FPGA 상에 구현하기 적합한 알고리즘인 MQ-코더 부분을 소프트웨어 profiling 작업을 거쳐 선정하였고 VHDL 언어를 사용해서 병렬 처리에 적합하도록 설계하였다. 구현한 MQ-코더의 성능을 검증하기 위하여 JBIG2 표준 테스트 벡터 및 실제 영상을 사용하였다. 실험결과 본 논문에서 제안한 MQ-코더는 기존 소프트웨어 코더보다 약 3배 정도의 압축속도를 향상 시켰다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.575-580
• /
• 2003

In this paper, we develop a control hardware such as an FPGA based general purpose controller with a DSP board to solve nonlinear control problems. PID control algorithms are implemented in an FPGA and neural network control algorithms are implemented in a DSP board. PID controllers implemented on an FPGA was designed by using VHDL to achieve high performance and flexibility. By using high capacity of an FPGA, the additional hardware such as an encoder counter and a PWM generator, can be implemented in a single FPGA device. As a result, the noise and power dissipation problems can be minimized and the cost effectiveness can be achieved. In order to show the performance of the developed controller, it was tested for controlling nonlinear systems such as an inverted pendulum.

• 제어로봇시스템학회논문지
• /
• 제10권10호
• /
• pp.922-929
• /
• 2004

In this paper, we develop control hardware such as an FPGA based general purposed intelligent controller with a DSP board to solve nonlinear system control problems. PID control algorithms are implemented in an FPGA and neural network control algorithms are implemented in a BSP board. An FPGA was programmed with VHDL to achieve high performance and flexibility. The additional hardware such as an encoder counter and a PWM generator can be implemented in a single FPGA device. As a result, the noise and power dissipation problems can be minimized and the cost effectiveness can be achieved. To show the performance of the developed controller, it was tested fur nonlinear systems such as a robot hand and an inverted pendulum.

• 전력전자학회논문지
• /
• 제15권4호
• /
• pp.288-295
• /
• 2010

멀티레벨 인버터는 대용량 전력변환 분야의 요구를 만족하면서 파형왜곡을 감소시켜 전력품질 향상시킬 수 있으므로 근래에 상당히 주목받고 있다. 그런데 전압레벨이 증가함에 따라 복잡한 PWM 알고리즘을 구현하는데 FPGA가 적합하다. 본 논문에서는 FPGA로 5-레벨 다이오드 클램핑형 멀티레벨 인버터의 PWM 신호발생 기법을 제시한다. 유도전동기 제어용 DSP와 FPGA사이에 3상 기준전압 값을 안정되게 전송하는 기법을 제시한다. 32-비트 DSP와 cyclone-III FPGA를 사용한 실험 및 시뮬레이션을 통하여 반송신호 발생 방법으로 PWM 신호를 발생시키는 기법의 타당성을 검증한다.

• 한국인터넷방송통신학회논문지
• /
• 제21권5호
• /
• pp.11-18
• /
• 2021

소형 Radio Frequency 추적레이다는 표적에 대하여 전천후 Radio Frequency 신호 처리를 통하여 표적을 식별하고 주요 표적에 대하여 표적을 탐색, 탐지하여 추적하는 Radio Frequency 센서를 보유한 추적시스템이다. 본 논문에서는 전천후 Radio Frequency를 이용하여 표적 정보를 획득하여 실시간 신호처리를 통하여 표적을 식별하기 위한 고속의 멀티코어 DSP인 TMS320C6678과 XILINX FPGA(Field Programmable Gate Array)가 탑재된 보드 개발의 내용을 설명한다. DSP, FPGA 선정과 신호처리를 위한 DSP-FPGA 결합 아키텍처에 대하여 제안하고 또한 고속의 데이터 전송을 위한 SRIO의 설계에 대하여 설명한다.

• 대한전자공학회논문지SP
• /
• 제49권1호
• /
• pp.119-127
• /
• 2012

본 논문은 밀리미터파 탐색기 신호처리장치의 개발 및 시험에 대하여 기술한다. 지대공미사일은 표적의 종류 및 상황에 따라 다양한 송신파형이 요구되기 때문에 유연성을 고려한 하드웨어, 소프트웨어 설계를 하였다. 본 신호처리장치는 ADC, FPGA, DSP 및 기타 소자들로 구성된다. FPGA는 DSP에 연동 인터페이스를 제공하고, 중간주파수 신호를 기저대역신호로 변환한다. DSP는 신호처리, 표적정보계산 및 장치제어를 수행한다. 각 부품은 하드웨어적으로 직렬로 연결되며, 다양한 송신파형에 대한 신호처리 알고리즘은 병렬로 연결되어있다.

• 한국음향학회지
• /
• 제23권1호
• /
• pp.17-23
• /
• 2004

일반적으로 무선 이동 채널은 협대역 스펙트럼을 갖는 복소 랜덤 프로세스로 모델링된다. 본 논문에서는 TMS320C6414 DSP칩과 XC2VP30 FPGA칩을 사용한 페이딩 신호의 실시간발생에 대해 기술한다. 여기서 제시된 시뮬레이터는 플랫 페이딩 및 주파수 선택성 페이딩 채널의 일반적인 모델로 그 대상으로 하였으며 여러 다양한 채널 왜곡 현상을 모사할 수 있도록 설계되었다. 시뮬레이터는 다음 세가지 기본적인 채널 특성을 포함한다; 레일리 페이딩, log-normal shadowing, 주파수 선택성 페이딩. DSP의 연산부담을 최소로 하면서 이동 채널의 통계 특성을 재현하기 위해 multi-rate신호처리 기법이 사용되었다. 채널 파라미터 값을 변화시키면서 많은 실험을 행하였고, 시뮬레이터에서 실시간 출력된 채널 포락선들의 각 통계 특성이 이론치와 일치됨을 확인했다.

• International Journal of Control, Automation, and Systems
• /
• 제1권2호
• /
• pp.252-256
• /
• 2003

A biped robot should be designed to be an effective mechanical structure and have smaller hardware system if it is to be a stand-alone structure. This paper shows the design methodology of a biped robot controller using FPGA(Field Programmable Gate Array). A hardware system consists of DSP(Digital Signal Processor) as the main CPU, and FPGA as the motor controller. By using FPGA, more flexible hardware system has been achieved, and more compact and simple controller has been designed.