• 한국컴퓨터정보학회논문지
• /
• 제11권5호
• /
• pp.251-258
• /
• 2006

개인 정보의 탈취에 필요한 악성코드는 Phishing, Pharming메일, VoIP서비스를 이용하는 Vishing, 모바일 금융을 위장한 SMiShing 등에 이용되어진다. 악성코드의 삭제나 치료는 앤티바이러스나 스파이웨어 제거 프로그램을 사용한다. 그런데 DLL Injection 기법을 이용하여 기생 동작하는 악성코드는 윈도우 운영체제에서 반드시 실행되어야 하는 프로세스인 Isass.exe, winlogon.exe, csrss.exe와 연계되어 있어 치료가 되지 않는다. 사용자가 바이러스의 치료를 위하여 임의로 프로세스를 강제 종료하려 한다면, 운영체제 시스템 전체가 리부팅이 발생하거나 블루 스크린이 발생한다. 본 논문에서는 치명적인 결과를 발생하는 DLL Injection 기법을 이용하는 악성코드를 치료하는 새로운 치료방법을 제안한다. 새로운 치료를 위한 Thread에 종료함수를 임의로 삽입하고 Thread를 제어하여 DLL의 동작을 종료하고, 종료함수가 가지는 Thread를 다시 Injection 한 후 KILL DLL 클릭하여 삭제한다. 본 논문에서 실험을 한 치료방법과 해결하는 방안은 컴퓨터 바이러스의 대한 획기적인 차원의 연구가 될 것이며 경제와 금융사회의 유비쿼터스 보안을 강화하는 초석이 될 것이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.829-832
• /
• 2005

This paper describes a wide-range dual-loop Delay Locked Loop (DLL) using Voltage Controlled Delay Line (VCDL) based on Transmission Gate(TG) inverters. One loop is used when the minimum VCDL delay is greater than a half of $T_{REF}$, the reference clock period. The other loop is initiated when the minimum delay is less than $0.5{\times}T_{REF}$. The proposed VCDL improves the dynamic operation range of a DLL. The DLL with a VCDL of 10 TG inverters provides a lock range from 70MHz to 700MHz when designed using $0.18{\mu}m$ CMOS technology with 1.8 supply voltage. The DLL consumes 11.5mW for locking operation with a 700MHz reference clock. The proposed DLL can be used for high-speed memory devices and processors, communication systems, high-performance display interfaces, etc.

• Journal of information and communication convergence engineering
• /
• 제3권3호
• /
• pp.142-145
• /
• 2005

In this paper, a new programmable DLL (delay locked loop) based clock synthesizer is proposed. DLL has several inherent advantages, such as no phase accumulation error, fast locking and easy integration of the loop filter. This paper proposes a new programmable DLL that includes a PFD(phase frequency detector), a LSI(lock status indicator), and a VCDL(voltage controlled delay line) to generate multiple clocks. It can generate clocks from 3 to 9 times of input clock with $2{\mu}s$ locking time. The proposed DLL operating in the frequency range of 300MHZ-900MHz is verified by the HSPICE simulation with a $0.35{\mu}m$ CMOS process.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.87-90
• /
• 2000

This paper describes a register-controlled symmetrical delay-locked-loop (DLL) using hybrid delay line for use in a high frequency double-data-rate DRAM. The proposed DLL uses a hybrid delay line which can cover two-step delays(coarse/fine delay) by one delay element. The DLL dissipate less power than a conventional dual-loop DLL which use a coarse and a fine delay element and control separately. Additionally, this DLL not only achieves small phase resolution compared to the conventional digital DLL's when it is locked but it also has a great simple delay line compared to a complex dual-loop DLL.

• 전기전자학회논문지
• /
• 제27권3호
• /
• pp.239-245
• /
• 2023

화이트리스트 기반 랜섬웨어 솔루션이 DLL 삽입공격을 활용한 사칭공격에 취약한 것으로 알려진 후, 이러한 문제점을 개선하기 위하여 DLL 삽입 공격을 활용한 사칭공격을 탐지하고, 랜섬웨어 탐지 및 대응 기술과 연동하는 기술이 제안되었다. 본 논문에서는 공격자가 이러한 탐지기술을 우회하여 불법적으로 공격 대상의 파일에 접근할 수 있음을 보여준다. 이는 화이트리스트 기반 랜섬웨어 솔루션이 여전히 DLL 삽입 공격에 취약함을 의미한다. 특히, 본 논문에서는 랜섬웨어 솔루션을 대상으로 실제 공격을 수행하여, 그 가능성을 증명하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (1)
• /
• pp.660-660
• /
• 1998

본 논문은 SUN Solaris 2.6 환경에서 동작 중인 Dynamic Linking Library (DLL)를, 이 DLL을 사용하는 응용 프로그램의 동작에 영향을 주지 않고 온라인으로 교체하기 위한 방법을 제시한다. 구체적으로 이 논문은 Solaris 환경에서의 동적 링킹의 방법과 구조를 분석하고, 이로부터 DLL을 온라인으로 업그레이드하기 위한 교체 환경과 절차 및 방법을 제시하며, 실제 업그레이드를 통해 제시된 방법의 기능을 확인한다. 또한 제시된 방법을 동적 링킹을 사용하지 않은 일반 실행 파일의 온라인 교체에 활용하기 위한 방안을 제시한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 I
• /
• pp.206-209
• /
• 2003

본 논문에서 제안하는 알고리즘은 심벌 타이밍 jitter 를 최소화하기 위해 가장 강한 신호를 주기적으로 감시하고, 그 신호를 적응적으로 DLL(Delayed Locked Loop)의 기준 신호로 정한다. 결과적으로 제안된 알고리즘은 DLL 추적 실패를 피할 수 있고, 기존의 알고리즘에 비하여 DLL의 정상 상태 추적 오류가 작다. 모의실험을 통하여 제안된 알고리즘의 정상상태 DLL 추적오류가 작고 다중 경로 상황에서 DLL 추적 실패를 피할 수 있음을 확인 하였다. 따라서 본 논문에서 제안하는 알고리즘은 OFDM 의 시간동기 복원 알고리즘에 적합하다.

• 대한전자공학회논문지SD
• /
• 제41권11호
• /
• pp.79-85
• /
• 2004

디지털 방식으로 제어되는 아날로그 회로에서는 bang-bang 진동이 발생하며, 이 때 사용되는 FSM 이진 카운터의 MSB가 천이하는 곳에서 발생하는 bang-bang 진동은 큰 glitch를 발생시켜 DLL에 적용될 경우, 출력 클록의 지터를 크게 증가시킨다. 본 논문에서는 카운터 값의 증감에 따라 MSB의 천이점에 hysteresis가 발생하는 새로운 형태의 escalator 코드 카운터를 제안한다. 이 카운터는 DLL의 locking 시 발생하는 bang-bang 진동을 최소 단위의 소자로 제어하게 함으로서 glitch의 발생 요인을 원천적으로 제거한다. 이 카운터를 사용한 DLL을 설계 시뮬레이션하여 규격 조건에서 최대 35ps 이상 지터가 줄어드는 것을 확인하였으며 이를 고속 packet-base DRAM의 이중 루프 DLL에 적용하여 데이터 윈도우를 극대화하였다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.33-39
• /
• 2013

지연고정루프는 위상고정루프에 비해 작은 지터 값을 가지고 있음에도 불구하고 지연고정루프를 사용해서 지터를 줄이려는 연구는 꾸준히 이루어지고 있다. 이러한 연구의 결과로 기본 구조를 변형하거나 또는 다양한 구조들을 첨가하여 지터 특성을 개선하였다. 이 논문에서는 지연고정루프에서 다양한 루프필터 구조를 적용하면 지터 특성이 향상될 수 있음을 보여준다. 다양한 루프필터가 적용된 지연고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계 하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.607-608
• /
• 2008

Locking time of the DLL is the important design issue in case of clock gating for low power system. For precise analysis of the locking speed of the DLL, this paper analyzes the locking process of the DLL in time domain. Analysis result shows that the value of the DLL bandwidth over reference frequency should be limited to below 1 ($i.e.w_n/F_{REF}<1$) for the stable operation and relation between bandwidth and lock time is expressed by log function.