• Proceedings of the IEEK Conference
• /
• 2006.06a
• /
• pp.73-74
• /
• 2006

In this paper, we designed, constructed and evaluated the system for the FTTH suited to a residence and apartment using CWDM-PON techniques. These systems have capacity to service at 100Mbps rate to 384 users in the same breath. Also, the services include the internet, CATV, IPTV and wireless LAN. In the case of wire network, the data could be transmitted by UTP cable and optical fiber and case of wireless one, the data transmitted using WLAN. The distance between the cental office and the user is 20km and the data rate is 100Mbps maximum. Of course, the optical network used just one fiber optical core. For the basic material, we obtained the characteristics of optical transceiver module, Mux/Demux and transmission qualities depends on the environment.

• Proceedings of the IEEK Conference
• /
• 2006.06a
• /
• pp.339-340
• /
• 2006

In this paper, a low-power deblocking filter structure for H.264 video coding algorithm is proposed. By sharing addition hardware for common filter coefficients, we have designed an efficient deblocking filter structure. Proposed deblocking filter utilizes MUX and DEMUX circuits for input data sharing and shows 44.2% reduction for add operation. In the HDL coding simulation and FPGA implementation, we achieved 19.5% and 19.4% gate count reduction, respectively, comparison with the conventional deblocking filter structure.

• Journal of IKEEE
• /
• v.14 no.4
• /
• pp.283-290
• /
• 2010

This study is on the design of 10Gbps CMOS receiver circuits for fiber-optic communication. The receiver is made up of a photodiode, a transimpedance amplifier, a limiting amplifier, an equalizer, a clock and data recovery loop circuit, and a demultiplexer or demux with some auxiliary circuits including I/O circuits. Various wideband or high-speed circuit techniques are harnessed to realize a feasible, effective, and reliable receiver for a SONET fiber-optic standard, OC-192.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.04a
• /
• pp.422-425
• /
• 2011

디지털 셋탑 박스가 보편화 되면서 다양한 콘텐츠들이 나오고 있으며, 사용자나 방송사, 사업자의 요구에 따라 웹 서비스, DLNA, FTP Server, Media, SI, 등이 변경 요구되고 있다. 본 논문에서는 웹기반의 인터넷에서 사용되는 SOA를 적용하여 기능을 서비스 단위로 재해석하고, 여러 요구조건에 대응 할 수 있는 셋탑 박스 시스템을 개발하였다. 본 논문에서 개발한 SOA 기반의 셋탑 박스는 Media, SI, Cas, Demux, Subtitle, Caption, 예약 등을기능을 서비스 단위로 재해석하여 여러 요구조건에 대응할 수 있으므로 셋탑 박스 사용자, 방송사, 사업자에 의해 빠르게 변화하는 환경에 신속히 적응할 수 있다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.10 no.6
• /
• pp.17-22
• /
• 2010

In this paper, integral TS(Transport Stream) demultiplexer of a multi-modal receiver is proposed according to the multiple standards of European terrestrial digital broadcasting DVB-T(Digital Video Broadcasting Terrestrial), and mobile terrestrial digital broadcasting T-DMB(Terrestrial Digital Multimedia Broadcasting). This USB based integral receiver could recover the multi-modal broadcasting audios by memory sharing technique which was utilized to decrease the load by the control of streaming multi-modal broadcasting. As a result of performance analysis for a proposed integral TS demultiplexer, the CPU occupational efficiency of windows based integral demulitiplexing is improved compared with DVB-T, and T-DMB respectively.

• Proceedings of the KIEE Conference
• /
• 2004.11c
• /
• pp.284-287
• /
• 2004

본 논문의 목표는 일체형 디지털 TV에서 디지털 방송 수신과 방송 컨텐츠를 녹화, 저장, 재생이 가능할 뿐만 아니라 조만간 시작될 데이터 방송을 수신할 수 있는 내장형 디지털 방송수신 및 개인 비디오 저장 시스템 Platform 개발이다. 디지털 방송과 데이터방송 수신이 가능한 Set-Top Box 기능, 수신된 방송의 저장 및 재생이 가능한 PVR 기능을 지원할 수 있는 시스템의 구조를 설계하였다. 고품질 디지털 방송 서비스가 본격적으로 시작됨에 따라 디지털 방송 수신기와 PVR 기능이 복합된 제품의 수요가 증가할 것으로 예상되며 이러한 고성능 복합시스템은 필수적일 것이다. 이러한 기능을 수행하기 위하여 시스템 제어를 위한 CPU로는 PMC-Sierra 사의 MIPS Architecture에 기반을 둔 RM5231을 채택하고, Teralogic 사의 TL811 System Controller을 채택하여 시스템을 이루고 있는 각종 디바이스를 구성하고, MPEG-2 Demux/Decoding을 위해 Teralogic TL851 Graphics & Display Processor을 채택하였다. 개발된 시스템을 테스트하기 위하여 현재 각 방송사들의 시험 방송을 수신하고 PVR 기능을 테스트하였다.

• The Journal of the Korea Contents Association
• /
• v.10 no.8
• /
• pp.59-65
• /
• 2010

This paper proposes an implementation of a hardware module for transmitting MPEG-2 TS data over the internet protocol (IP)-based network. This implementation consists of two modules; one is an encapsulation module which bridges between n TS packets, where $1\;{\leq}\;n\;{\leq}\;7$, and an IP packets, the other is a packet conversion module which extracts an DSM-CC PS packet from consecutive TS packets and then reconstructing an IP packet. So, these IP packets are carried over 150 megabits per second. Although overall work flow of the proposed DeMUX is based on the reference design of ALTERA, the DeMUX is enhanced by modifying it and performs more functions by adding a packet conversion module. The DeMUX is described by Verilog-HDL (hardware description language) and shows the faithful functionality and throughput through the simulation.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.05b
• /
• pp.1117-1120
• /
• 2003

DWDM(DensedWavelengthDivisionMultiplexing)은 광 파이버를 이용하여 기존의 통신보다 높은 대역폭(B/W)을 얻기 위한 기술로 여러 신호를 각각 다른 파장으로 변조해 하나의 Fiber 를 통해 전송하는 방식이며, 기본적으로 EDFA(Erbium Doped Fiber Amplifier), AWG(Arrayed Wave guide Grating), OADM(Optical Add/Drop Multiplexer) 등의 주요 부품과 여러 광 관련 부품들로 구성돼 있으며, 다수의 파장을 MUX(AWG)에서 다중화하고, 장거리 전송을 위해 OA(EDFA)에서 광신호를 증폭하게 된다 그리고 일부 특정 파장만 Add/Drop하기 위해 OADM이 놓이게 되며, 또한 선로(광섬유)의 손실을 보상하기 위해 필요한 구간에 리피터(EDFA)를 두어 광신호를 증폭 송신하며 수신단에서는 들어오는 여러 파장을 OA(EDFA)를 통해 증폭한 후 DEMUX(AWG)에서 역 다중화해 수신하게 된다. 이와 같은 DWDM방식을 이용한 Network는 Star, Mesh, Ring 등의 다양한 형태로 구성될 수 있으며, 초기에는 Point-to-Point 방식의 장거리 전송에 주로 사용돼 왔으나 Metro 구간의 Traffic 이 급격히 증가하면서 Metro- DWDM Network 이 부각되고 있어 본 논문에서는 현재 SK Telecom에서 상용화되고 있는 1,600G DWDM과 Metro-DWDM간의 망 구축의 최적화 방안을 연구해 본다.

• Journal of IKEEE
• /
• v.25 no.1
• /
• pp.229-233
• /
• 2021

NPU in an embedded environment performs deep learning algorithms with few hardware resources. By using a technique that reuses data, deep learning algorithms can be efficiently computed with fewer resources. In previous studies, data is reused using a shifter in ScratchPad for data reuse. However, as the ScratchPad's bandwidth increases, the shifter also consumes a lot of resources. Therefore, we present a data reuse technique using the Buffer Round Robin method. By using the Buffer Round Robin method presented in this paper, the chip area could be reduced by about 4.7% compared to the conventional method.

• 한국정보디스플레이학회:학술대회논문집
• /
• 2003.07a
• /
• pp.7-10
• /
• 2003

Samsung SDI has developed a full color 5.0" WVGA AMOLED display with top emission and a super fine pitch of 0.1365mm(l86ppi), the world's highest resolution OLED display ever reported to date. Scan driver circuits and demux circuit were integrated into the display panel, using low temperature poly-Si TFT CMOS technology, and data driver circuit were mounted using COG chips. Peak luminescence was greater than 300cd/ $m^2$ with power consumption of 500mW with 30% of the pixels on illuminated.