• 전기전자학회논문지
• /
• 제19권2호
• /
• pp.176-185
• /
• 2015

The study aims to a design hybrid frequency synthesizer in spectrum analyzer and to propose new techniques designed for evasion of in-band spurious. The study focuses on calculating the exact location of multiple phase locked loop of hybrid frequency synthesizer and spurious of direct digital synthesizer to evade in-band spurious outside of frequency range that the user wants to see and thereby simulating technique to improve input related spurious of spectrum analyzer for algorithm. The proposed technique is designed to calculate spurious evasion algorithm in central processing system when in-band spurious arises, and to move output frequency of DDS(direct digital synthesizer) into the place where no in-band spurious exists thereby improving performance of frequency synthesizer. The study used simulation and result representation to prove the effectiveness of the proposed technique.

• 한국전자파학회논문지
• /
• 제25권12호
• /
• pp.1251-1257
• /
• 2014

본 논문에서는 6~13 GHz 주파수 범위에서 30 kHz 이하의 주파수 분해능과 500 ns 이하의 동조 속도를 갖는 광대역 고속 주파수 합성기 구조를 제안하였다. 광대역에서 빠른 동조 속도와 우수한 위상잡음 특성, 고해상도 주파수 특성을 얻기 위해 DDS(Direct Digital Synthesizer)와 아날로그 직접 주파수 합성기술을 적용하여 주파수 합성기의 출력을 합성하였다. 그리고 광대역 주파수 합성기의 위상잡음 특성을 중첩의 원리를 이용하여 예측하였고 측정 결과와 비교하였다. 제작된 주파수 합성기의 주파수 동조 속도는 500 ns 이하, 위상잡음은 최고 주파수에서 -106 dBc @ 10 kHz 이하, 주파수 정확도는 ${\pm}2kHz$ 이하로 측정 되었다.

• 한국전자파학회논문지
• /
• 제22권2호
• /
• pp.258-264
• /
• 2011

본 논문은 GSM(Global System for Mobile communications)에서 주로 사용되는 Offset-PLL(Phase Locked Loop) 방식을 사용하여 낮은 위상 잡음과 빠른 위상 고정 시간, 우수한 불요파 특성을 갖는 주파수 합성기를 설계 제작하였다. 제안된 주파수 합성기의 구조는 3번의 주파수 하향 변환을 통해 낮은 위상 잡음 갖도록 하였으며, 높은 주파수 해상도를 갖도록 세 개의 offset 주파수중 최종 offset 주파수를 DDS(Direct Digital Synthesizer)를 이용하여 생성하였다. 또한, 빠른 스위칭 속도를 가질 수 있도록 DAC(Digital to Analog Converter)를 사용하였다. DAC 사용에 따른 위상 잡음 열화를 줄이기 위해 DAC 노이즈 제거를 위한 필터를 설계하여 성능을 개선하였다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.402-407
• /
• 2005

주파수 합성기로서 통신시스템에 많이 사용되어온 PLL 방식은 여러 장점을 갖고 있지만, 위상잡음 특성이 나쁘고 주파수 도약 시간이 긴 단점을 갖기 때문에 최근의 고속(l$mu$s이하)으로 주파수 호핑(Frequency Hopping)을 요구하는 차세대 이동 통신 시스템에서는 사용이 불가능하다. 본 연구는 차세대 이동통신 시스템에서 1600 hops/s 속도로 600개 이상의 랜덤한 주파수를 발생하는 주파수합성기를 CPLD를 사용하여 DDS (Direct Digital Synthesis) 방식으로 설계하였다.

• 한국전자파학회논문지
• /
• 제26권3호
• /
• pp.333-341
• /
• 2015

본 논문에서는 0.5~4 GHz 주파수 범위에서 낮은 위상잡음 특성을 갖는 광대역 고속 주파수 합성기 구조를 제안하였다. 광대역에서 빠른 동조 속도를 얻기 위해 DDS(Direct Digital Synthesizer)와 아날로그 직접 주파수 합성 기술을 적용하여 주파수 합성기의 출력을 합성하였다. 특히 낮은 위상잡음 특성을 확보하기 위해 DDS 구동에 필요한 2.4 GHz 클럭신호는 SPD(Sample Phase Detector)를 통해 100 MHz 기준 발진기 신호에 위상 고정된 2.4 GHz VCO(Voltage Controlled Oscillator)를 이용하여 발생시켰다. 그리고 광대역 주파수 합성기의 위상잡음 특성을 이론적으로 예측하고, 이를 측정결과와 비교하였다. 제작된 주파수 합성기의 위상잡음은 최고 주파수에서 -121 dBc @ 100 kHz 이하를 갖는다.

• 한국정보전자통신기술학회논문지
• /
• 제4권4호
• /
• pp.264-271
• /
• 2011

항공기의 계기착륙을 유도하는 시스템인 ILS(Instrument Landing System)는 1947년 ICAO(International Civil Aviation Organization)에서 국제표준으로 채택되어 현재는 상용시스템으로 출시되고 있다. 본 논문에서는 통합형 ILS 디지털 송수신 모듈의 설계방법을 제안하였다. 새롭게 제안한 것은 FPGA를 이용한 디지털 이중 AM 변복조기, 샘플링 클럭 생성을 위한 DDS(Direct Digital Synthesizer), DDC(Digital Down converter) 구조의 복조기, DSP 칩을 이용한 AM 스펙트럼 분석기의 디지털 설계 기법이다. 제안한 설계 방법의 유용성을 모듈 개발 및 실험을 통해 확인한 결과, 성능이 우수한 상용 시스템으로의 활용이 가능함을 확인하였다.

• 한국항공우주학회지
• /
• 제34권8호
• /
• pp.104-108
• /
• 2006

항공기나 위성에 탑재되어 지표면의 영상을 획득하기 위한 합성 개구 레이더의 영상 분해능은 거리 방향 분해능(Range Resolution)과 이에 수직한 방향의 분해능(Azimuth Resolution)으로 구분할 수 있다. 레이더 센서를 이용한 영상의 해상도를 향상시키기 위해서는 신호처리를 위한 첩 펄스를 광대역화 할 필요가 있으며, 본 논문에서는 고해상도의 영상을 획득 할 수 있는 디지털 첩 펄스 발생기를 설계하였다. 디지털 첩 펄스 발생기는 크게 AWG방식과 DDS방식으로 구분할 수 있으며 본 연구에서는 DDS방식의 첩 펄스 발생기로 선형 주파수 변조(LFM) 파를 발생시키는 300MHz 대역의 광대역 디지털 첩 펄스 발생기를 개발하였다. 개발된 첩 펄스 발생기는 거리 방향 분해능이 50cm 이상 되는 고해상도 영상 레이더 시스템을 구현할 수 있는 성능을 가진다.

• 한국전자파학회논문지
• /
• 제22권7호
• /
• pp.669-674
• /
• 2011

본 논문에서는 디지털 고주파 기억 장치(DRFM: Digital RF Memory)의 스퓨리어스 신호 저감 방법에 대하여 제안하였다. 스퓨리어스 특성은 디지털 고주파 기억 장치의 성능을 결정짓는 주요 요소이다. 제안한 방법은 입력되는 IF 신호에 랜덤 위상값을 가지는 LO 신호를 혼합하여 샘플링하여 스퓨리어스 신호를 저감하였으며, 랜덤 위상을 가지는 LO 신호는 직접 디지털 합성기(DDS: Direct Digital Synthesizer)의 고속 위상 제어 특성을 이용하여 생성하였다. 제안한 방법을 적용하여 5~10 dB의 스퓨리어스 특성이 향상됨을 확인하였다.

• 한국전자파학회논문지
• /
• 제19권11호
• /
• pp.1272-1280
• /
• 2008

본 논문에서는 빠른 천이 시간 및 고해상도 특성을 동시에 만족하기 위해 주로 사용되는 DDS Driven PLL 구조 주파수 합성기의 위상 잡음 분석을 위한 모델링 방안을 제안하였다. 기준 주파수 발진기(reference oscillator) 및 전압 제어 발진기(VCO: Voltage Controlled Oscillator)는 Leeson 모델을 적용하여 측정 데이터를 근사하는 방법을 사용하였고, DDS 칩의 위상 잡음원은 DAC(Digital to Analog Converter) 동작에 근사하여 모델링하였다. PLL의 위상 잡음은 디지털 분주기의 위상 잡음원으로 근사하여 모델링하였으며, 특히 저역 통과 필터(low pass filter)의 각 소자들의 위상 잡음은 전압 제어 발진기의 위상 잡음과 함께 고려하는 방법을 제안하였다. 모델링된 각 잡음 원들을 선형 시스템 영역에서 중첩의 원리를 이용하여 분석함으로써 주파수 합성기 출력의 위상잡음 분포를 예측하였고, 그 결과를 제작된 주파수 합성기의 측정 결과와 비교 평가하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 추계종합학술대회
• /
• pp.176-179
• /
• 2000

통신회로에서 많이 사용되는 PLL 방식에 의한 주파수 합성기는 여러 장점이 있지만 위상잡음 특성이 나쁘고 긴 주파수 도약 시간을 갖기 때문에, 최근의 고속(1$\mu\textrm{s}$이하)으로 주파수 호핑(Frequency Hopping)을 요구하는 디지털 통신 시스템에서는 사용이 어렵다. 본 연구는 디지털 영상 패턴 발생기에서 1600hops/s로 600개 이상의 랜덤한 주파수를 발생하는 주파수합성기를 DDS (Direct Digital Synthesis) 방식을 이용하고, CPLD에 의해 구현하였다.