• 마이크로전자및패키징학회지
• /
• 제23권2호
• /
• pp.73-78
• /
• 2016

집적회로(Integrated Circuit) 소자의 트랜지스터(transistor) 밀도 증가는 소자에서 발생하는 열 방출(heat dissipation)의 급격한 상승을 초래하여 열 문제를 발생시키고, 이는 소자의 성능과 열적 신뢰성에 영향을 크게 미친다. 열문제의 해결방안 중 본 연구에서는 냉매를 이용한 액체 냉각방법을 연구하였으며, 실리콘 웨이퍼에 관통실리콘비아(through Si via)와 마이크로 채널(microchannel)을 딥 반응성 이온 애칭(deep reactive ion etching)로 구현한 후 유리기판과 어노딕본딩을 통하여 액체 냉각 구조를 제작하였다. 제작된 마이크로 채널 위에 Ag, Cu 또는 Cr/Au/Cu bump를 스크린프린팅(screen printing) 방법으로 형성하였고, 범프의 유무를 통해 액체 냉각 전후의 냉각 모듈의 실리콘 표면온도의 변화를 적외선현미경으로 분석하였다. Cr/Au/Cu bump가 탑재된 액체 냉각 모듈의 경우 가열온도 $200^{\circ}C$에서 냉각 전후의 실리콘 표면 온도 차이는 약 $45.2^{\circ}C$이고, 전력밀도 감소는 약 $2.8W/cm^2$ 이었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2003년도 춘계학술발표회 초록집
• /
• pp.45-47
• /
• 2003

• 한국결정학회지
• /
• 제12권4호
• /
• pp.233-238
• /
• 2001

1㎛ 이하로 집속된 방사광원으로부터의 x-선을 이용하여 새로운 분석법인 x-선 미세회절(x-ray microdiffraction)을 사용하면 다결정시료 내 grain들의 방위나 strain의 국지적 분포를 정밀하게 측정할 수 있다. 포항가속기연구소 방사광원의 x-ray microbeam 실험 장치를 사용하여 찍은 Laue 사진을 측별히 쓰여진 분석 software를 이용하여 분석함으로써 고집적회로에 쓰이는것과 같은 방법으로 제작된 Si wafer 상의 다른 선폭의 구리 도선들이 가지는 texture 를 밝혀내었다. 실험시 x-ray빔의 크기는 2×3㎛²정도이었으며, 분석 결과에의하면 선폭 1㎛도선에서는 grain들이 방위가 특정한 방향성이 없는 반면, 선폭 20㎛도선의 중앙부분에서는 〈111〉fiber texture 가 관측되었다. Grain들의 크기는 선폭 1㎛의도선에서 2∼5㎛, 선폭 20㎛의도선에서는 6∼8㎛로 측정되었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2000년도 Proceedings of 5th International Joint Symposium on Microeletronics and Packaging
• /
• pp.19-25
• /
• 2000

Dielectric polymer films produced from benzocyclobutene (BCB) formulations (CYCLOTENE＊ family resins) are known to possess many desirable properties for microelectronic applications; for example, low dielectric constant and dissipation factor, low moisture absorption, rapid curing on hot plate without reaction by-products, minimum shrinkage in curing process, and no Cu migration issues. Recently, BCB-based products for thick film applications have been developed, which exhibited excellent dissipation factor and dielectric constant well into the GHz range, 0.002 and 2.50, respectively. Derived from these properties, the applications are developed in: bumping/wafer level packaging, Ga/As chip ILD, optical waveguide, flat panel display, and lately in BCB-coated Cu foil for build-up board. In this paper, we review the relevant properties of BCB, then the application areas in bumping/wafer level packaging and BCB-coated Cu foil for build-up board.

• 한국정밀공학회지
• /
• 제34권2호
• /
• pp.101-106
• /
• 2017

The chemical mechanical planarization (CMP) process combines the chemical effect of slurry with the mechanical effect of abrasive (slurry)-wafer-pads The slurry delivery system has a notable effect on polishing results, because the slurry distribution is changed by the supply method. Thus, the investigation of slurry pumps and nozzles with regard to the slurry delivery system becomes important. This paper investigated the effect of a centrifugal slurry pump on a spray nozzle system in terms of uniform slurry supply under a rotating copper (Cu) wafer, based on experimental results and computational fluid dynamics (CFD). In conventional tools, the slurry is unevenly and discontinuously supplied to the pad, due to a pulsed flow caused by the peristaltic pump and distributed in a narrow area by the tube nozzle. Adopting the proposed slurry delivery system provides a higher uniformity and lowered shear stress than usual methods. Therefore, the newly developed slurry delivery system can improve the CMP performance.

• 한국표면공학회지
• /
• 제56권3호
• /
• pp.180-184
• /
• 2023

Scholars have proposed wafer-level bonding and three-dimensional (3D) stacked integrated circuit (IC) and have investigated Cu-Cu bonding to overcome the limitation of Moore's law. However, information about quantitative Cu-Cu direct-bonding conditions, such as temperature, pressure, and interfacial adhesion energy, is scant. This study determines the optimal temperature and pressure for Cu-Cu bonding by varying the bonding temperature to 100, 150, 200, 250, and 350 ℃ and pressure to 2,303 and 3,087 N/cm². Various conditions and methods for surface treatment were performed to prevent oxidation of the surface of the sample and remove organic compounds in Cu direct bonding as variables of temperature and pressure. EDX experiments were conducted to confirm chemical information on the bonding characteristics between the substrate and Cu to confirm the bonding mechanism between the substrate and Cu. In addition, after the combination with the change of temperature and pressure variables, UTM measurement was performed to investigate the bond force between the substrate and Cu, and it was confirmed that the bond force increased proportionally as the temperature and pressure increased.

• Nano
• /
• 제13권10호
• /
• pp.1850122.1-1850122.6
• /
• 2018

Vertically aligned $WO_3$-CuO core-shell nanorod arrays for $NH_3$ sensing are prepared. The sensor is fabricated by preparing $WO_3$-CuO nanorod arrays directly on silicon wafer with interdigital Pt electrodes. The $WO_3$-CuO nanorod arrays are characterized by scanning electron microscopy (SEM), transmission electron microscopy (TEM) and X-ray diffraction (XRD). The sensor based on the vertically aligned $WO_3$-CuO nanorod arrays exhibits ultrasensitive $NH_3$ detection, indicating p-type behavior. The optimum sensing temperature is found to be about $150^{\circ}C$. Both response and recovery time to $NH_3$ ranging from 50 ppm to 500 ppm are around 10-15 s. A possible $NH_3$ sensing mechanism of the vertically aligned hybrid nanorod arrays is proposed.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2003년도 International Symposium
• /
• pp.261-278
• /
• 2003

Concepts.Wafer-Level Chip-Scale Concept with Handling Substrate.Low Accuracy Placement Layout with Isolation Trench.Possible Pitch of Interconnections down to $10{\mu}{\textrm}{m}$ (Sn-Grains).Wafer-to-Wafer Equipment Adjustment Accuracy meets this Request of Alignment Accuracy (+/-1.5 ${\mu}{\textrm}{m}$).Adjustment Accuracy of High-Speed Chip-to-Wafer Placement Equipment starts to meet this request.Face-to-Face Modular / SLID with Flipped Device Orientation.interchip Via / SLID with Non-Flipped Orientation SLID Technology Features.Demonstration with Copper / Tin-Alloy (SLID) and W-InterChip Vias (ICV).Combination of reliable processes for advanced concept - Filling of vias with W as standard wafer process sequence.No plug filling on stack level necessary.Simultanious formation of electrical and mechanical connection.No need for underfiller: large area contacts replace underfiller.Cu / Sn SLID layers $\leq$ $10{\mu}{\textrm}{m}$ in total are possible Electrical Results.Measurements of Three Layer Stacks on Daisy Chains with 240 Elements.2.5 Ohms per Chain Element.Contribution of Soldering Metal only in the Range of Milliohms.Soldering Contact Resistance ($0.43\Omega$) dominated by Contact Resistance of Barrier and Seed Layer.Tungsten Pin Contribution in the Range of 1 Ohm

• 마이크로전자및패키징학회지
• /
• 제15권2호
• /
• pp.29-36
• /
• 2008

본 연구에서는 MEMS 소자의 직접화 및 소형화에 필수적인 through-wafer via interconnect의 신뢰성 문제를 연구하였다. 이를 위하여 Au-Sn eutectic 접합 기술을 이용하여 밀봉(hermetic) 접합을 한 웨이퍼 레벨 MEMS 패키지 소자를 개발하였으며, 전기도금법을 이용하여 수직 through-hole via 내부를 구리로 충전함으로써 전기적 연결을 시도하였다. 제작된 MEMS 패키지의 크기는 $1mm{\times}1mm{\times}700{\mu}m$이었다. 제작된 MEMS패키지의 신뢰성 수행 결과 비아 홀(via hole)주변의 크랙 발생으로 패키지의 파손이 발생하였다. 구리 through-via의 기계적 신뢰성에 영향을 줄 수 있는 여러 인자들에 대해서 수치적 해석 및 실험적인 연구를 수행하였다. 분석 결과 via hole의 크랙을 발생시킬 수 있는 파괴 인자로서 열팽창 계수의 차이, 비아 홀의 형상, 구리 확산 현상 등이 있었다. 궁극적으로 구리 확산을 방지하고, 전기도금 공정의 접합력을 향상시킬 수 있는 새로운 공정 방식을 적용함으로써 비아 홀 크랙으로 인한 패키지의 파괴를 개선할 수 있었다.

• 대한화학회지
• /
• 제43권4호
• /
• pp.412-417
• /
• 1999

실리콘 웨이퍼 중의 금속 불순물을 유도결합플라스마-질량분석기(ICP-MS)로 분석하기 위한 시료의 전처리 방법으로 마이크로파 분해법과 산분해법을 비교하였다 $HNO_3$-HF 혼합용액을 실리콘 웨이퍼 시료에 가하고 마이크로파 분해법과 산분해법으로 용해시킨 후, 용액의 실리콘 매트릭스는 증발 용기 안에서 Si-F의 형태로 증발시켜 분석하였다. 실제 시료에 spike한 Ni, Cr 및 Fe의 회수율은 두 전처리 방법에서 95∼106%였다. Cu의 경우는 산분해법이 회수율이 더 좋았고, Zn의 경우는 마이크로파 분해법으로 전처리 한 경우의 회수율이 더 좋았다. Spin coater로 Fe를 오염시킨 실리콘 웨이퍼를 산분해법과 마이크로파 분해법으로 전처리하여 ICP-MS로 분석한 결과, Fe의 농도는 위의 두 전처리 방법에서 거의 차이가 없었다.