• Korean Journal of Materials Research
• /
• v.6 no.12
• /
• pp.1192-1198
• /
• 1996

배선 재료나 salicide 트랜지스터에 적용될 것으로 기대되는 Cu 배선과 Co 단일층 및 Co/Ti 이중층을 사용하여 형성된 코발트 실리사이드간의 열적 안정성에 대하여 조사하였다. 40$0^{\circ}C$열처리후 Cu3Si 막이 CoSi2층과 Si 기판 사이에 형성되었는데, 이것은 Cu 원자의 확산에 기인한 것이다. $600^{\circ}C$에서의 열처리 후에 형성된 최종막의 구조는 각각 Cu/CoSi2/Cu3Si/Si과 TiO2/Co-Ti-Si 합금/CoSi2/Cu3Si/Si였으며, 상부에 형성된 TiO2층은 산소 오염에 의한 것으로 밝혀졌다.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2004.11a
• /
• pp.31-31
• /
• 2004

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.16 no.11
• /
• pp.2525-2531
• /
• 2012

Al-Cu alloy has been used as a circuit material for its low resistance and ease to process for long years at CMOS technology. However, basically metal is very susceptible to corrosion and which has been a long pending trouble in various fields using metal. The defect causes the reliability concerns, so improved methods are necessary to reduce the defect. In the various corrosion parameters, PR strip process conditions after metal etch and optimal cleaning solutions are controllable and increase the process margin to prevent the metal corrosion. This study proposes that chlorine residue after metal etch as the source of metal corrosion, and charges should be removed by optimizing PR strip process condition and cleaning condition.

• Korean Journal of Materials Research
• /
• v.7 no.7
• /
• pp.587-591
• /
• 1997

RBS와 XRD를 이용하여 C o-Nb이중층 실리사이드와 구리 배선층간의 열적안정성에 관하여 조사하였다. Cu$_{3}$Si등의 구리 실리사이드는 열처리시 40$0^{\circ}C$정도에서 처음 형성되기 시작하였는데, 이 때 형성되는 구리 실리사이드는 기판의 상부에 존재하던 준안정한 CoSi의 분해시에 발생한 Si원자와의 반응에 의한 것이다. 한편, $600^{\circ}C$에서의 열처리 후에는 CoSi$_{2}$층을 확산.통과한 Cu원자와 기판 Si와의 반응에 의하여 CoSi$_{2}$/Si계면에도 구리 실리사이드가 성장하였는데, 이렇게 구리 실리사이드가 CoSi$_{2}$/Si 계면에 형성되는 것은 Cu원자의 확산속도가 여러 중간층에서 Si 원자의 확산속도 보다 더 빠르기 때문이다. 열처리 결과 최종적으로 얻어진 층구조는 CuNbO$_{3}$/Cu$_{3}$Si/Co-Nb합금층/Nb$_{2}$O$_{5}$CoSi$_{2}$/Cu$_{3}$Si/Si이었다. 여기서 상부에 형성된 CuNbO$_{3}$는 Cu원자가 Nb$_{2}$O$_{5}$및 Co-Nb합금층과 반응하여 기지조직의 입계에 석출되어 형성된 것이다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.101-101
• /
• 2003

Al 박막의 화학증착(CVD)과 Al-Cu 합금박막의 물리증착(PVD)을 조합하는 CVD-PVD Al 공정은 수평방향의 배선과 수직방향의 via를 동시에 형성할 수 있으므로 공정단순화 및 생산원가절감 측면에서 장점이 있어서 DRAM 둥의 반도체 소자의 배선공정으로 매우 유망하다[1]. 본 연구에서는 CVD-PVD Al 공정을 이용하여 초고집적소자의 Al via와 Al 배선을 동시에 형성할 때 층간절연막의 영향을 조사하고 그 원인을 규명하였다. Al CVD를 위한 원료기체로는 dimethylaluminum hydride [($CH_3$)$_2$AlH]를 사용하였고 PVD는 38$0^{\circ}C$에서 실시하였다 층간절연막에 따른 CVD-PVD Al의 via hole 매립특성을 조사한 결과, high-density plasma(HDP) CVD oxide의 경우에는 via hole 매립특성이 우수하였으나, hydrogen silscsquioxane (HSQ)의 경우에는 매립특성이 우수하지 않아서 via 저항이 불균일 하였다. 이는 via 식각 후 wet cleaning 과정에서 HSQ에 흡수된 수분이 lamp를 이용한 degassing 공정에 의해서 완전히 제거되지 않아 CVD-PVD 공정 중에 탈착되어 Al reflow에 나쁜 영향을 미치기 때문으로 판단된다. CVD-PVD 공정 전에 40$0^{\circ}C$, $N_2$ 분위기에서 baking하여 HSQ 내의 수분을 충분히 제거함으로써 via 매립특성을 향상시킬 수 있었다. CVD-PVD Al 공정은 aspect ratio 10:1 이상의 via hole도 완벽하게 매립할 수 있었고 이에의해 제조된 Al 배선은 기존의 W plug 공정에 의해 제조된 배선에 비해 낮은 via 저항을 나타내었다.

• Korean Chemical Engineering Research
• /
• v.45 no.6
• /
• pp.633-637
• /
• 2007

Electroless plating of Co-alloy thin films as capping layers for Cu interconnection has been investigated using alkali-free precursors such as $(NH_4)_2Co(SO_4)_2{\cdot}6H_2O$, $(NH_4)_2WO_4$, $(NH_4)H_2PO_4$, etc. The characteristics of the Co-alloy thin films were discussed by analyses of the effects of pH, Co-precursor concentration, and deposition temperature on the thickness and surface morphology of the films. The thickness of the Co-alloy thin films increased with increasing pH, Co-precursor concentration, and deposition temperature, similarly to the results of electroless plating of Co-alloy thin films using alkali-containing chemicals. The SEM images of the surface of the Co-alloy thin films showed that the proper ranges of pH and deposition temperature were 8.5~9.5 and $75{\sim}85^{\circ}C$, respectively. This work found a feasibility that Co-alloy thin films as capping layers for Cu interconnection could be electroless plated using alkali-free chemicals.

• Korean Journal of Materials Research
• /
• v.12 no.3
• /
• pp.225-230
• /
• 2002

Sn was selected as an alloying element of Cu. The Cu-Sn thin layers were deposited on the Si substrates by the electroplating method and their properties were studied. By rapidly thermal annealing(RTA) up to 40$0^{\circ}C$ after electroplating, sheet resistance decreased and adhesion strength increased, but that trend was reversed at the 50$0^{\circ}C$ RTA. Cu-Sn particles grew dense and the surface was uniform up to 40$0^{\circ}C$, but at 50$0^{\circ}C$, empty area was introduced and the surface became rough owing to oxidation and particle coarsening and agglomeration. Deposited layer contained significant amount of Si, while pure Cu-Sn layer with the composition ratio of 90:10 was present only on the top surface. However, no significant change in the Cu composition within alloy layers occured by the RTA regardless of its temperature. This indicates that the Cu diffusion into the Si was suppressed by the presence of Sn.

• Journal of the Korean Electrochemical Society
• /
• v.10 no.2
• /
• pp.94-103
• /
• 2007

The transition of interconnection metal from aluminum alloy to copper has been introduced to meet the requirements of high speed, ultra-large scale integration, and high reliability of the semiconductor device. Since copper, which has low electrical resistivity and high resistance to degradation, has different electrical and material characteristics compared to aluminum alloy, new related materials and processes are needed to successfully fabricate the copper interconnection. In this review, some important factors of multilevel copper damascene process have been surveyed such as diffusion barrier, seed layer, organic additives for bottom-up electro/electroless deposition, chemical mechanical polishing, and capping layer to introduce the related issues and recent research trends on them.