• 한국통신학회논문지
• /
• 제19권6호
• /
• pp.1182-1189
• /
• 1994

본 논문에서는 성능 평가에 의한 자기 학습 구조를 가진 퍼지 제어기를 연구하였다. 퍼지 제어기는 퍼지 논리에 기초를 두고 있고, 퍼지 논리는 실세계의 근사적이고 불확실한 현상을 기술하는데 효과적이다. 이러한 퍼지 논리의 추론으로 제어를 수행하지만 퍼지 제어기의 중요한 부분인 맴버쉽 함수와 제어 규칙을 설정하는 것은 쉬운일이 아니다. 이런 문제점을 보완하기 위해 제어 목표값에 도달한 때까지 스스로 제어규칙을 개선하는 자기 학습 제어기를 설계하였다. 본 논문에서 퍼지 제어기의 학습은 평가 기준표(Performance Index)을 이용하여 이루어진다. 퍼지 제어기의 구현은 386PC을 기본으로 하며, D/A변환기, PWM(Pulse Width Modulation) 모터 드라이브 회로 등이 포함된 인터페이스 카드를 제작하여 제어 대상체의 데이터를 처리하였다. 공과 막대기 시스템(Ball and Beam system)을 제어 플렌트로 구현하여 얻은 실험 데이터와 이에 대한 컴퓨터 시뮬레이션을 통하여 얻은 데이터를 서로 비교하여서 자기 학습 구조를 갖는 퍼지 제어기의 유용성을 평가하였다. 실험의 결과는 학습 구조가 없는 퍼지 제어기보다 학습 구조를 가진 제어기가 정상상태 도달시간(Settling Time)에서 약 10%정도 빠르게 개선되었다.

• 한국인터넷방송통신학회논문지
• /
• 제10권5호
• /
• pp.209-213
• /
• 2010

본 논문에서는 차량용 네트워크인 CAN(controller area network)와 연계되어 다양한 안전진단을 가능하게 하는 안전진단 센서하드웨어를 구현하고 그 성능을 확인하였다. 본 연구를 통하여 새롭게 설계 및 구현된 안전진단센서 하드웨어는 차량용 CAN인터페이스와 연결되며, 안전진단을 위한 다양한 센서(충돌센서, 거리 센서 등)의 데이터를 취득하고 이를 처리하여 CAN, RS232, RS485, I2C등의 통신인터페이스를 통해 전송하는 구조를 가지고 있다. 본 논문에서는 새롭게 설계 제작된 CAN연계형 안전진단 센서보드의 동작을 센싱 데이터와 연계하여 다양한 상황에서 그 성능을 검증함으로서 개발된 하드웨어의 유용성을 확인하였다.

• 전기전자학회논문지
• /
• 제23권4호
• /
• pp.1208-1217
• /
• 2019

풀-브리지 서브모듈은 MMC의 단위 시스템으로서 서브모듈에 대한 수명예측은 HVDC 시스템의 유지 보수와 경제성 확보 관점에서 매우 중요하다. 그러나 일반적으로 부품의 종류, 개수, 결합 상태만을 고려하는 수명 예측은 대상 시스템의 구동상태를 고려하지 않는 일반화 된 결과로 실제 시스템의 수명과 크게 차이가 발생할 수 있다. 따라서 본 논문에서는 풀-브리지 서브모듈의 동작 특성을 반영하기 위한 목적으로 고장나무를 설계하고 기본 사상의 고장률에 MIL-HDBK-217F를 적용하여 풀-브리지 서브모듈의 수명을 예측한다. 기존의 부품고장률 분석과 제안된 고장나무 분석에 의한 기대 수명을 비교하고, 풀-브리지 서브모듈의 여유율 적용 여부에 따른 수명을 비교한다.

• 대한전자공학회논문지SP
• /
• 제40권5호
• /
• pp.332-346
• /
• 2003

본 논문에서는 2차원 DWT(Discrete Wavelet Transform)를 이용하여 디지털 영상을 압축 및 복원할 수 있는 시스템을 구현하였다. 제시한 DWT 기반 영상압축 시스템은 크게 영상을 압축하는 FPGA 보드와 영상을 복원하는 응용 소프트웨어로 구성된다. 먼저 영상을 압축하는 FPGA는 A/D 변환기로부터 영상을 받아들여서 웨이블릿 변환을 이용하여 영상을 압축하고 PCI 인터페이스를 이용하여 PC로 저장하며, PC에 저장된 압축된 영상정보는 응용 소프트웨어를 이용하여 복원된다. 영상압축 시스템은 A/D 변환기에 동기하여 NTSC YCbCr(4:2:2)의 640×240 영상을 초당 약 60 필드 압축한다. 구현된 하드웨어는 APEX20KC EP20K1000CB652-7의 FPGA에서 11,120개의 LAB(Logic Array Block)와 27,456개의 ESB(Embedded System Block)를 사용하여 하나의 FPGA내에 사상되었다. 전체적으로 33MHz의 클럭을 사용하고 메모리 제어부는 100MHz의 클럭을 사용하여 동작한다.

• 공업화학
• /
• 제3권1호
• /
• pp.24-34
• /
• 1992

이원금속 촉매의 작용원리와 응용에 대한 최근의 연구를 고찰하였다. 이원금속 촉매는 납사접촉개질반응, CO 수소환원반응 및 자동차 3원촉매 전환반응 등에 공업적으로 크게 영향을 미쳤다. 이들 반응에 대찬 이원금속 촉매의 작용은 "ensemble", 전자적인 영향 및 표면 구조적인 면으로 설명될 수 있다. 첨가 금속의 작용을 잘 평가하기 위하여 다양한 금속쌍 조합이 고려되었다. 또한 촉매의 선택성을 조절하기 위해서는 표면에 한 금속이 더 편중되는 것이 밝혀졌다. 일반적으로 담지촉매 제조과정상의 여러 요인들의 영향에 대해서도 특별히 TPR법같은 방법에 의해 명확해졌다. 이원금속 촉매의 구조에 관한 정보는 화학흡착이나 반응속도 측정같은 화학적 방법이나 EXAFS, STEM 및 Xe-NMR 같은 물리적 방법에 의해서 얻어지고 있다.

• 센서학회지
• /
• 제6권2호
• /
• pp.115-122
• /
• 1997

집적된 수동소자의 변동에 의한 RC 시상수 변동을 보정하는 on-chip 자동 보정(tuning)회로를 제안된 적분레벨 근사화 기법을 이용하여 설계하였다. 이 방법은 기존의 이중경사 보정회로가 갖는 결점인 미발생 코드 존재와 오류코드 발생을 해결할 수 있으며, 보정코드가 정상적인 동작을 할 때는 고정되기 때문에 집적회로에서 처리되는 신호의 변조를 유발하지 않는다. 이 보정회로는 적분기와 간단한 A/D 변환기 및 디지탈 제어 회로로 구성되며, 집적회로내의 모든 커패시터는 커패시터 열로 대체된 후 설정된 RC 시상수를 유지하도록 보정회로에 의해서 프로그램 된다. 설계된 자동 보정회로에 의하여 ${\pm}50%$의 시상수 변동율을 갖는 집적 시스템의 RC 시상수 오차범위는 4비트 보정로드의 경우 $-9.74{\sim}+9.69%$로 측정되었다.

• 상하수도학회지
• /
• 제32권4호
• /
• pp.317-324
• /
• 2018

SWRO-PRO hybrid desalination technology is recently getting more attention especially in large desalination markets such as USA, Middle East, Japan, Singapore, etc. because of its promising potential to recover a considerable amount of osmotic energy from brine (a high-concentration solution of salt, 60,000 - 80,000 mg/L) and also to minimize the impact of the discharged brine into a marine ecosystem. By the research and development of the core technologies of the SWRO-PRO desalination system in a national desalination research project (Global MVP) supported by Ministry of Land, Infrastructure, and Transport (MOLIT) and Korea Agency for Infrastructure Technology Advancement (KAIA), it is anticipated that around 25% of total energy consumption rate (generally 3 to $4kWh/m^3$) of the SWRO desalination can be reduced by recovering the brine's osmotic energy utilizing wastewater treatment effluent as a PRO feed solution and an isobaric pressure exchanger (PX, ERI) as a PRO energy converter. However, there are still several challenges needed to be overcome in order to ultimately commercialize the novel SWRO-PRO process. They include system optimization and integration, development of efficient PRO membrane and module, development of PRO membrane fouling control technology, development of design and operation technology for the system scaling-up, development of diverse business models, and so on. In this paper, the current status and progress of the pilot study of the newly developed SWRO-PRO hybrid desalination technology is discussed.

• 전자공학회논문지SC
• /
• 제40권6호
• /
• pp.78-86
• /
• 2003

텍스트 모드에서 흑백 데이터를 컬러 데이터로 변환시킬 때 하드웨어적인 방법을 이용하여 실시간적으로 변환할 수 있는 회로를 설계 및 구현하였다. Color Palette ROM에 화면을 구성하는 모든 페이지에 해당되는 색상 정보를 저장한다. 이 색상 정보는 8비트 단위로 출력이 되며 하위 4비트는 전경색, 상위 4비트는 배경색을 가지도록 지정한다. Address Reduction ROM을 두어 중복되는 어드레스를 배제하여 Color Palette ROM의 용량을 1/16로 감소시킬 수 있도록 하였으며, 다수 개의 D-FF을 두어 어드레스와 데이터 그리고 페이지 정보를 임시로 저장한 후에, Counter를 통해 실시간에 8회의 처리과정을 거친 후 Multiplex에서 전경색과 배경색을 구분하여 컬러 비디오 컨트롤러에 색상 정보를 보내도록 설계하였다. 기존의 흑백 LCD 디스플레이를 사용하고 있는 각종 제어장치 설비를 컬러로 변환함에 있어서 용이한 실시간 인터페이스로 활용될 것이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.760-770
• /
• 2016

A 12-bit 750 kS/s Dual-Sampling Successive Approximation Register Analog-to-Digital Converter (SAR ADC) technique with reduced Capacitive DAC (CDAC) is presented in this paper. By adopting the Adaptive Power Control (APC) technique for the two-stage latched type comparator and using bootstrap switch, power consumption can be reduced and overall system efficiency can be optimized. Bootstrapped switches also are used to enhance the sampling linearity at a high input frequency. The proposed SAR ADC reduces the average switching energy compared with conventional SAR ADC by adopting reduced the Most Significant Bit (MSB) cycling step with Dual-Sampling of the analog signal. This technique holds the signal at both comparator input asymmetrically in sample mode. Therefore, the MSB can be calculated without consuming any switching energy. The prototype SAR ADC was implemented in $0.18-{\mu}m$ CMOS technology and occupies $0.728mm^2$. The measurement results show the proposed ADC achieves an Effective Number-of-Bits (ENOB) of 10.73 at a sampling frequency of 750 kS/s and clock frequency of 25 MHz. It consumes only 0.13 mW from a 5.0-V supply and achieves the INL and DNL of +2.78/-2.45 LSB and +0.36/-0.73 LSB respectively, SINAD of 66.35 dB, and a Figures-of-Merit (FoM) of a 102 fJ/conversion-step.

• Journal of Power Electronics
• /
• 제16권5호
• /
• pp.1884-1893
• /
• 2016

The ride-through control of a doubly-fed induction generator (DFIG) for the voltage sags on wind farms utilizing crowbar circuits by which the rotor side converter (RSC) is disabled has being reported in many literatures. An analysis and calculation of the transient current when the RSC is switched off are of significance for carrying out the low voltage ride through (LVRT) of a DFIG. The mathematical derivation is highlighted in this paper. The zero-state and zero-input responses of the transient current in the frequency domain through a Laplace transformation are investigated, and the transient components in the time domain are achieved. With the characteristics worked out from the linear resolving without modeling simplification, the selection of the resistance in the linear crowbar circuit and the value conversion from a linear circuit to a nonlinear one is proposed to setup the attenuation rate. In terms of grid code requirements, the theoretical analysis for the time constant of the transient components attenuation insures the controllability when the excitation of the RSC is resumed and it guarantees the reserved time for the response of the reactive power compensation. Simulations are executed in MATLAB/SIMPOWER and experiments are carried out to validate the theoretical analysis. They indicate that the calculation method is effective for selection of the resistance in a crowbar circuit for LVRT operations.