Journal of the Institute of Electronics Engineers of Korea SC (전자공학회논문지SC)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design and Implementation of CPLD-Based Monochrome to Color Real Time Converter

CPLD를 이용한 Monochrome/color 실시간 변환기 설계 및 구현

  • 윤재무 (부산대학교 전자공학과 지능로보트실험실) ;
  • 강웅기 (부산대학교 전자공학과 지능로보트실험실) ;
  • 진태석 (부산대학교 전자공학과 지능로보트실험실) ;
  • 이장명 (부산대학교 전자공학과 지능로보트실험실)
  • Published : 2003.11.01
Download PDF
⟨ Previous Next ⟩

Abstract

When we transformed from Monochrome-data to Color-data in text mode, we used hardware-method to design the circuit which is convertible in real time. We saved color information in every screens that can make screen in Color Palette ROM and it is also generated 8bit. lower 4bit assign foreground color and upper 4bit can design to have background color. We have Address Reduction ROM to remove repeated address and reduce volume of Color Palette ROM to 1/16. Besides, we have many D-FF to save address, data and page information temporarily after that, we have management process 8 times through counter in real time. Finally, we chose either foreground color or background color in multiplex and established color information was sended to the color video controller. Thus, you can use it as a good interface when yow transfer many control devices with Monochrome display (ex, LCD Monitor) into devices with Color display.

텍스트 모드에서 흑백 데이터를 컬러 데이터로 변환시킬 때 하드웨어적인 방법을 이용하여 실시간적으로 변환할 수 있는 회로를 설계 및 구현하였다. Color Palette ROM에 화면을 구성하는 모든 페이지에 해당되는 색상 정보를 저장한다. 이 색상 정보는 8비트 단위로 출력이 되며 하위 4비트는 전경색, 상위 4비트는 배경색을 가지도록 지정한다. Address Reduction ROM을 두어 중복되는 어드레스를 배제하여 Color Palette ROM의 용량을 1/16로 감소시킬 수 있도록 하였으며, 다수 개의 D-FF을 두어 어드레스와 데이터 그리고 페이지 정보를 임시로 저장한 후에, Counter를 통해 실시간에 8회의 처리과정을 거친 후 Multiplex에서 전경색과 배경색을 구분하여 컬러 비디오 컨트롤러에 색상 정보를 보내도록 설계하였다. 기존의 흑백 LCD 디스플레이를 사용하고 있는 각종 제어장치 설비를 컬러로 변환함에 있어서 용이한 실시간 인터페이스로 활용될 것이다.

Keywords

References

  1. 심수석, 'PWM 컬러 STN-LCD제어기 설계 및 FPGA구현', P.N.U., Feb., 1996
  2. Fast EP-ROM 홈페이지, http://www.st.com
  3. M. F. Tasi and H. C. Chen, 'Design and Impelmentation of a CPLD-Based SVPWM ASIC for Variable-Speed Control of AC Motor Drives', IEEE International Conference on, Power Electronics and Drive Systems, vol. 1, pp. 322-328, Jan., 2001
  4. C. Yu and H. Yu, 'The design of general purpose parallel interface based on CPLD', IEEE 4th International Conference on, ASIC 2001, pp. 526-529, 2001 https://doi.org/10.1109/ICASIC.2001.982616
  5. David VAN Bout, 'FPGA DESIGN 이론 및 실습', 홍릉과학출판사, 2000
  6. 이준성, 서강수, 'Xilinx Foundation을 이용한 디지털 시스템 설계', 복두출판사, 2001
  7. W. Gunther, R. Drechsler, 'Performance driven optimization for MUX based FPGAs', IEEE 2001 Fourteenth International Conference on,VLSI Design, pp. 311-316, 2001 https://doi.org/10.1109/ICVD.2001.902678
  8. Ting Wu, Chi-Ying Tsui, M. Hamdi, 'A 2Gb/s 256*256 CMOS crossbar switch fabric core design using pipelined MUX', IEEE International Symposium on, ISCAS 2002,Circuits and Systems, vol. 2, pp. 568-571, 2002
  9. Y. Fuji, J. O'Neill, P. Larsson, D. Inglis, J. Othmer, 'A 1.5V 86mW/ch 8-channel 622-3125Mb/s/ch CMOS serdes macrocell with selectable MUX/DEMUX ratio', IEEE 2002 International Solid-State Circuits Conference, Digest of Technical Papers, vol. 2, pp. 48-396, 2002
  10. R. Bakalash, Xu. Zhong, 'A barrel shift microsystem for parallel processing', IEEE Proceedings of the 23rd Annual Workshop and Symposium., Micro programming and Microarchitecture. Micro 23. Workshop on, pp. 223-229, 1990 https://doi.org/10.1109/MICRO.1990.151446