• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.671-674
• /
• 2003

본 논문에서는 Cobalt interlayer 와 Titanium Nitride(TiN) capping layer를 Ni SALICIDE의 단점인 열 안정성과 sheet resistance 와 series 저항을 감소시키는데 적용하여 0.lum 급 CMOS 소자의 특성을 연구하였다. 첫째로, Ni/Si 의 interface 에 Co interlayer 를 증착하여 Nickel Silicide의 단점인 열 안정성 평가인 700℃, 30min의 furnace annealing 후에 낮은 sheet resistance와 누설전류를 줄일 수 있었다. 두번째로, TiN caping layer를 적용하여 실리사이드 형성시 산소와의 반응을 막아 실리사이드의 표면특성을 향상시켜 누설전류의 특성을 개선하였다. 결과적으로 소자의 구동전류 향상, 누설전류 저하, 낮은 면저항으로 소자의 특성을 개선하였다.

• 한국재료학회지
• /
• 제9권2호
• /
• pp.168-172
• /
• 1999

보른이 고농도 도핑된 $\textrm{p}^{+}$-Si 영역상에서 비저항이 낮고 열적 안정성이 우수한 Co/Ti 이중막 실리사이드의 형성을 연구하였다. 본 연구에서는 Co/Ti 이중막 실리사이드는 청결한 $\textrm{p}^{+}$-Si 기판상에 Co(150${\AA}$)/Ti(50${\AA}$) 박막을 E-beam 기술로 진공증착하고 질소분위기($\textrm{10}^{-1}$atm)에서 2단계 RTA 공정(1차열처리:$650^{\circ}C$/20sec, 2차열처리:$800^{\circ}C$/20sec)을 수행하여 제작된다. 실험에서 얻어진 Co/Ti 이중막 실리사이드는 약 500${\AA}$의 균일한 두께를 갖고 18$\mu\Omega$-cm의 낮은 비저항 특성을 나타내었으며, $1000^{\circ}C$에 이르기까지 장시간 후속 열처리를 실시하여도 면저항 변화나 열응집 현상이 발생되지 않았다.

• 한국전기전자재료학회논문지
• /
• 제13권7호
• /
• pp.557-562
• /
• 2000

160nm thick amorphous Si and polycrystalline Si were each deposited on to 10nm thick SiO$_2$, Co monolayer and Co/Ti bilayer were sequentially evaporated to form Co-polycide. Then MOS capacitors were fabricated by BF$_2$ ion-implantation. The characteristics of the fabricated capacitor samples depending upon the drive-in annel conductions were measured to study the effects of thermal stability of CoSi$_2$and dopant redistribution on electrical properties of Co-polycide gates. Results for capacitors using Co/Ti bilayer and drive-in annealed at 80$0^{\circ}C$ for 20~40sec. showed excellent C-V characteristics of gate electrode.

• 한국결정학회지
• /
• 제12권3호
• /
• pp.162-165
• /
• 2001

The EDL (Embedded DRAM and Logic) technologies with stack cell capacitors based on NO dielectric and Co-silicided source/drain junctions using a Ti capping material, were successfully implemented. The employed Co-silicided film exhibited junction leakage characteristics comparable to those of non-silicided junctions. Improved device characteristics without degradation of I/sub off/ was also achieved.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.16-17
• /
• 2006

In this paper, Ni-V alloy was studied with different structures and thickness. In case of Ni-V and Ni-V/Co/TiN, low resistive Ni silicide was formed after one step RTP (Rapid Thermal Process) with temperature range from $400^{\circ}C$ to $600^{\circ}C$ for 30sec in vacuum. After furnace annealing with temperatures range from $550^{\circ}C$ to $650^{\circ}C$ for 30min in nitrogen ambient, Ni-V single structure shows the best thermal stability compare with the other ones. To enhance the thermal stability up to 650oC and find the optimal thickness of Ni silicide, different thickness of Ni-V was studied in this work. Stable sheet resistance was obtained through Ni-V single structure with optimal Ni-V thickness.

• 한국재료학회지
• /
• 제8권6호
• /
• pp.499-504
• /
• 1998

코발트 폴리사이드 게이트 전극을 형성할 때, 원주형(columnar)과 입자형(granular)다결정 Si 및 비정질 Si 기판위에 Co 단일막(Co monolayer)또는 Co/Ti 이중막(Co/Ti bilayer)을 사용하여 형성한 $CoSi_{2}$의 열정안정을 비교하여 기판의 결정성과 CoSi/ sub 2/ 형성방법이 열적안정성에 미치는 영향을 연구하였다.$ 900^{\circ}C$에서 600초까지 급속열처리하였을 때 , 기판을 비정질을 사용하거나 기판에 관계없이 Co/Ti 이중막을 사용하면 열적안정성이 향상되었다, 이는 평탄하고 깨끗한 기판 Si표면과 지연된 Co확산으로 인해,조성이 균일하고 계면이 평탄한 CoSi$_{2}$가 형성되었기 때문이다. $ CoSi_{2}$의 열적안정성에 가장 중요한 인자는 열처리 초기 처음 형성된 실리사이드의 조성 균일성과 기판과의 계면 평탄성이었다.

• 한국재료학회지
• /
• 제8권3호
• /
• pp.189-194
• /
• 1998

SIMS를 사용하여 Co/metal 이중층 구조의 실리사이드화 열처리시 발생하는 기판내 도펀트의 재분포 거동에 대하여 조사하였다. Co실리사이드화 반응의 중간층으로는 Ti, Nb, 또는 Hf를 사용하였고, 여러 도펀트들 중 실리사이드 내에서의 확산속도가 특히 빠른 B에 대하여 조사하였다. Co/Ti과 co/Nb의 경우 열처리후 B피크의 높이는 1 order 정도 낮아지지만 표면으로부터의 주피크의 상대적인 위치는 열처리전과 동일하였다. B의 분포양상은 Ti 및 Nb의 그것과 일치하는데, 이것은 B와 Ti 및 Nb간의 친화력이 크기 때문이다. Co/Hf의 경우에도 B의 피크는 Hf과 거의 같았으나, Ti나 Nb에 비해서 약간 차이가 나는 것으로 보다 B-Hf간의 친화력은 다소 떨어지는 것으로 보인다. 전체적으로 열처리후 Co/metal 이중층 실리사이드에서의 B의 재분포는 Si계면에서 고갈되는 반면, Co-metal/Co 실리사이드 계면에서 pile-up되는 양상을 보였다.

• 한국재료학회지
• /
• 제4권1호
• /
• pp.81-89
• /
• 1994

전자빔 증착법을 사용하여 10nm두께의 Ti과 18nm두께의 Co를 Si(100)기판에 증착한 후, $N_{2}$분위기에서 $900^{\circ}C$, 20초 급속 열처리하여, Co/Ti 이중금속박막의 역전을 유도함으로서 $CoSi_{2}$박막을 형성하였다. 4점 탐침기로 측정한 면저항은 3.9Ω/ㅁ 었으며, 열처리 시간을 증가해도 이값은 유지하여 열적 안정성을 나타내었다. XRD 결과는 형성된 실리사이드는 기판과 에피관계를 갖는 $CoSi_{2}$상 임을 보였으며, SEM 사진은 평탄한 표면을 나타내었다. 단면 TEM 사진은 기판위에 형성된 박막층은 70nm 두께의 $CoSi_{2}$ 에피박막과 그위에 두개의 C0-Ri-Si합금층등 세개의 층으로 되어 있음을 보였다. AES 분석은, 기판상의 자연산화막을 형성할 수 있었음을 보여주었다. AES분석은, 기판상의 잔연산화막이 열처리초기, Ti에 의해 제거된후 Co가 원자적으로 깨끗한 Si기판에 확산하여 $CoSi_{2}$에피박막을 형성할 수 있었음을 보여주었다. $700^{\circ}C$, 20초 + $900^{\circ}C$, 20초 이중 열처리를 한 경우, $CoSi_{2}$결정성장으로 면저항값은 약간 낮아졌으나, 박막의 표면과 계면이 거칠었다. 이 $CoSi_{2}$에피박막의 실제 소자에의 적용방안과 막의 역전을 통한 에피박막형성의 기제를 열역학 및 kinetics 관점에서 고찰하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1997년도 추계학술대회 논문집
• /
• pp.242-245
• /
• 1997

Co single layer and Co/Ti used to form a CoSi$_2$ contact. We fabricated the n+/p diodes with this CoSi$_2$ contact as diffusion source of As. The diodes wish CoSi$_2$ formed by Co/ri bilayer had more Bo7d electrical characteristics than CoSi$_2$ formed by Co single layer. This shows that the flatness of interface which is a parameters to affect the diodes\` electrical characteristics. And the electrical characteristics of diodes are more good when the second thermal activation processing temperature was low as much as 50$0^{\circ}C$ than the temperature high over than 80$0^{\circ}C$, it was thought as that the silicide was degradated at high temperature.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.31-32
• /
• 2005

Ge 농도가 30%인 SiGe 위에 Ni-Pd 합금을 이용한 새로운 Ni-Germanosilicide의 방법을 제안하여 열안정성 향상에 대해 연구하였다. 새롭게 제안한 Ni-Pd 합금을 이용하여 3 가지 구조 (Ni-Pd, Ni-Pd/TiN, Ni-Pd/Co/TiN) 중 Cobalt 다층구조를 사용한 구조 (Ni-Pd/Co/TiN)가 면저항이 가장 낮고 안정한 silicide 특성을 갖는 것을 나타냈으며, 고온열처리 $700^{\circ}C$, 30분에서도 낮고 안정한 면저항 특성을 유지시켜 열안정성을 개선하였다.