• 정보보호학회논문지
• /
• 제7권3호
• /
• pp.53-64
• /
• 1997

고속 데이터 통신을 위한 T1 전송시스템에 동기식 스트림암호를 적용시 수신 데이터는 매우 긴 비트 간격 동안 연속해서 "0" 또는 "1"이 발생될 수 있다. 이러한 경우 수신클럭 복구가 어려울 뿐 아니라 통신규약을 위반하게 된다. 본 논문에서는 T1 전송시스템에 동기식 스트림암호를 적용시 출력단에서 암호문의 연속 "0" 비트수를 k( $\geq$ 2) 이하로 억제하는 블록검출방식과 직렬검출방식(ZS, Zero Suppression)을 제안한다. 제안된 ZS방식들은 암호학적 비도를 유지하면서 스트림동기 문제를 효과적으로 해결한다.도를 유지하면서 스트림동기 문제를 효과적으로 해결한다.

• 한국통신학회논문지
• /
• 제30권10A호
• /
• pp.922-929
• /
• 2005

본 논문에서는 직접대역 확산 통신 기법을 사용하는 이동통신 시스템에서 하향링크상의 무선신호를 이용하여 오버헤드 채널상의 정보를 취득하고 이 정보를 이용하여 파일롯 채널을 생성함으로써 기지국 간 하드핸드오프를 가능하게 하는 적응형 파일롯 비콘 장치를 제안한다. 본 적응형 파일롯 비콘 장치는 무선 신호 중에서 파일롯 채널 만을 선별하여 생성 및 전송하므로 상대적으로 낮은 전력으로 서비스가 가능하며, CDMA 수신부에서 하향링크상의 파일롯 채널로부터 기지국의 시간동기 및 주파수 동기를 획득하여 장치의 오프셋을 보정하므로 GPS에 의한 시간동기가 필요하지 않으며 기지국 순방향 신호의 수신이 가능한 임의의 장소에 설치가 가능한 장점이 있다. CDMA수신기에서 하향링크 파일롯 신호를 탐색하는 파일롯 서처는 FPGA와 DSP를 이용하며, FPGA에서 구현된 파일롯 서처는 초기동기 획득용으로 사용되곤 DSP에서 구현되는 파일롯 서처는 비콘장치의 클럭과 기지국 장치의 클럭사이에 발생하는 오프셋 오차를 보정하는 역할을 수행한다. 적응형 파일롯 비콘 장치의 CDMA 송신부는 CDMA 수신부에서 취득한 파일롯 채널의 시간정보인 타임오프???V을 이용하여, 기지국에 동기된 하향링크 파일롯 신호를 생성한다. FIR필터를 통하여 출력된 1차 중간주파신호는 RF모듈웨서 상향변환된 후 고출력증폭기와 안테나를 통하여 방사하게 된다.

• 한국통신학회논문지
• /
• 제28권11A호
• /
• pp.929-935
• /
• 2003

ATM 교환기 망동기용 아날로그/디지털 혼합형 ASIC을 설계 제작하였다. 이 ASIC은 상대 시스템으로부터 전송되어온 46.94 MHz의 클럭을 이용하여 234.7/46.94 MHz의 시스템용 클럭 및 77.76/19.44 MHz의 가입자용 클럭을 발생시키는 역할을 하며, 전송된 클럭의 체크 및 선택 기능도 동시에 포함한다. 효율적인 ASIC 구성을 위하여 고속 클럭 발생을 위한 2개의 아날로그 PLL 회로는 전주문 방식으로, 외부 입력 클럭 체크 및 선택을 위한 디지털 회로는 표준 셀 방식으로 설계하였다. 또한, 아날로그 부분에는 일반 CMOS 공정으로 제작 가능한 저항 및 커패시터를 사용함으로서 0.8$\mu\textrm{m}$ 디지털 CMOS 공정으로 칩을 제작 가능케 하여 제작비용도 줄였다. 제작된 칩을 측정한 결과 234.7 MHz 및 19.44 MHz의 안정된 클럭을 발생하였으며, 클럭의 실효 지터도 각각 4 ㎰ 및 17 ㎰정도로 낮게 나타났다.

• 한국전자통신학회논문지
• /
• 제10권8호
• /
• pp.883-890
• /
• 2015

반도체 공정 기술의 발전으로 하나의 칩에 많은 코어가 포함되고 있으며, 전력이나 클럭 스큐 문제들을 해결하기 위한 방안으로 다른 주파수나 위상차를 가지고 있는 여러 개의 클럭을 사용하는 GALS 기법이 사용되고 있다. GALS에서는 송수신부 사이에서 동기화 문제를 해결하기 위하여 동기회로가 사용된다. 본 논문에서는 180nm CMOS 공정 파라미터를 사용하여 온도, 전원전압, 트랜지스터의 크기에 따라 동기회로 설계에 필요한 DFF의 준비시간(setup time)과 유지시간(hold time)를 측정하였다. HSPICE의 이분법을 이용한 모의실험 결과에서 준비시간과 유지시간의 크기는 전원 전압의 크기에 반비례하고, 온도에 비례하였다. 그리고 유지시간은 음의 값으로 측정되었다.

• 한국통신학회논문지
• /
• 제19권8호
• /
• pp.1464-1474
• /
• 1994

GPS(Global Positional System)는 인공위성을 이용하여 언제, 어디서나 자신의 위치를 정확히 측정할 수 있는 항법 시스템이다. 본 논문에서는 이 GPS 신호에서 항법 데이터를 복원하는 수신기의 지연동기 루프를 이론적으로 해석하고, 디지털 로직으로 설계하였다. 또한 동기과정의 논리동작을 분석하였다. 설계한 시스템은 수신된 C/A(coarse/acquisition) 코드와 수신기에서 발생된 C/A 코드와의 상관값을 구하는 상관기, 선택된 위성의 C/A 코드를 발생시키는 C/A코드 발생기, 그리고 C/A코드의 위상과 클럭속도를 조절할 수 있도록 C/A 코드 발생기의 클럭을 만드는 직접 디지탈 클럭 발생기로 구성된다. 제안한 디지탈 지연동기루프 시스템을 해석한 결과, 시스템 입력 신호전력이 -113.98dB이상이면 시스템이 90%이상의 검파 능력을 갖음을 확인하였다. 디지탈동기루프이 입력신호 즉, A/D 컴버터 전단의 입력신호 크기에 따라 디지탈 동기 루프의 성능 그래프와 문턱전압의 크기에 따른 성능분석의 그래프를 시뮬레이션을 통하여 분석하였다. 그리고 설계된 디지탈 지연동기루프를 로직 시뮬레이션한 결과, GPS 항법 데이타를 정확히 복원함을 확인하였다. 개선됨을 알 수 있었다.

• 한국전자통신학회논문지
• /
• 제12권2호
• /
• pp.273-280
• /
• 2017

트랜지트터의 대용량 집적 기술이 발전함에 따라 다수의 CPU를 하나의 칩에 구현하게 되었으며, 시스템의 요구사항을 맞추기 위하여 클럭 주파수는 점점 더 빨라지고 있다. 그러나 클럭 주파수를 증가시키는 것은 클럭 동기화 같은 시스템의 오동작을 일으키는 문제들을 유발시킬 수 있으므로 디지털 칩 설계 시에 불안정 상태 문제를 피하는 것이 아주 중요하다. 본 논문에서는 80nm CMOS 공정으로 설계된 D-FF을 사용하여 온도, 전원, 전달 게이트의 크기에 따라 Hspice의 이분법을 사용하여 불안정상태 구간을 측정한다. 모의 실험 결과에서 불안정상태 구간은 온도와 전원 전압의 증가에 따라 조금 증가하였지만, 전달 게이트의 면적에 대해서는에 포물선 모양으로 비례하고 있으며, 전달 게이트의 P 형과 N 형 트랜지스터의 비율이 4:2 일 때 불안정상태 구간이 최소가 되는 것을 확인하였다.

• 한국통신학회논문지
• /
• 제39C권3호
• /
• pp.239-246
• /
• 2014

무선 센서 네트워크에서 가장 중요한 이슈는 에너지 소모이다. 초저전력 통신을 위해서, 동기 주기에 따른 클럭 편차 에러에 대한 실험 결과를 이용하여, 지연 조건이 크지 않으며 모니터링 간격이 큰 분야에 적합한 새로운 MAC (Medium Access Control) 프로토콜을 디자인하였다. 제안 방식은 전송 패킷이 발생할 때 동기를 수행하는 방식이며, 동기 주기에 따라 그에 맞는 동기 에러에 대한 크기를 예측할 수 있다. 따라서 제안 방식은 기존 프로토콜들이 낮은 충격 계수 환경만을 지원하는 것과 달리, 초저 충격 계수 환경까지 지원할 수 있기 때문에 트래픽이 매우 낮은 초저전력, 높은 수명을 요구하는 분야에 사용될 수 있다. 제안 프로토콜의 성능을 평가하기 위해서 테스트베드를 구현하였으며, 관련 프로토콜들과 성능을 비교 하였고, 이를 통해 SCP-MAC 대비 80% 정도 에너지 소모량을 줄일 수 있음을 보였다. 제안 프로토콜은 매우 긴 네트워크 수명을 필요로 하며 지연 조건이 강하지 않은 무선 모니터링 분야 등에 큰 기여를 할 것으로 기대한다.

• 인지과학
• /
• 제27권4호
• /
• pp.501-539
• /
• 2016

인간 정신은 외상 자극에 역동적으로 반응하여 다차원적 위계를 따라 진화적으로 발전하는 시스템이다. 평형상태에서 일원화되어 있는 정신 내에 외상 자극이 유입되면 그에 반대 쌍이 되는 반응 극성이 형성되어 이원화된다. 그 반대 쌍 사이에 초월적 상호작용이 일어나면 상위 차원에 제3의 극성이 출현하게 되어 정신은 삼위구조로 변형된다. 삼위 구조화된 정신에서는 비평형 상태가 극대화되어 가소성이 최대화됨에 따라 삼위 요인이 같은 기능을 하게 되는 동기화가 가능해지며 이로 인해 정신은 상위차원에서 다시 일원화된다. 만약 정신이 또 다시 새로운 자극을 받아들이게 되면 정신은 위의 위계적 변형과정을 따라 성장하게 된다. 이를 정신의 기본삼위체계의 동기화를 통한 순환적 성장과정이라 한다. 이번 이론 연구에서는 이 개념을 외상 후 성장 과정에 적용하여 외상 후 성장 시계를 제안하였다. 외상 후 성장 시계는 7개의 위계적 단계로 구성되어있으며 처음 6개의 단계들은 충격 대 마비, 공포 대 침습, 편집 대 회피, 강박 대 폭발, 불안 대 우울, 허무 대 의미추구 단계 등의 12분기로 구성되어 있고 마지막 7번째 단계에서는 이들 모든 단계들의 기능들이 동기화되는 거대 동기화 단계가 나타나게 된다. 거대 동기화 단계에서는 이전의 6 단계들로 구성된 개인 내의 생리-사회-실존 차원들 뿐 아니라 자아와 타아도 동기화를 통해 일원화됨으로써 자신의 외상경험 뿐 아니라 타인의 고통도 자신의 실제적 외상경험으로 작용하게 되어 정신은 상위 차원에서 또 다른 성장과정을 반복한다. 이 논문에서 제안된 외상 후 성장 시계의 변형과정에 대한 타당성을 Horowitz의 외상반응과정과 비교하여 논의하였다.

• 한국통신학회논문지
• /
• 제26권7B호
• /
• pp.989-995
• /
• 2001

흔히 전송매체와 연결되는 물리계층에서는 수신된 데이터열에서 동기를 획득하는 과정이 필요하다. 기가비트 이더넷에서는 PMA에서 PCS로 데이터열을 전송할 때 62.5MHz 두 개의 클럭에 맞추어 교대로 보내는 절차를 표준안으로 채택하고 있기 때문에 수신된 데이터열을 처리하기 위한 125MHz 클럭을 생성해내는 PLL이 필요하다. 그러나 PLL은 구현하기가 어렵다. 다른 대안들로는 FIFO를 활용하는 방법과 62.5MHz 클럭을 이용한 이중 데이터열 처리 방법 등이 있다. FIFO를 이용한 방법에서는 오버플로우가 발생할 수 있으며, 이중 데이터열 처리 방법에서는 표준안과 다른 별도의 수신부 설계가 필요하다. 본 논문에서는 언급한 방법들을 사용하지 않으면서도 표준안을 따르며 비용 효과적인 하나의 방안으로 송신부 클럭에 수신된 데이터열을 재정렬 시킬 수 있는 DSM(Divide-Select-Merge) 방법을 제안한다.

• 전기학회논문지
• /
• 제63권12호
• /
• pp.1675-1682
• /
• 2014

In this paper, we propose a precise time management and time synchronization based on real-time data storage and transmission scheme in design of seismic data acquisition system for urban earthquake disaster preventing system (UEDPS). It is possible to improve the performance of the existing research results through the proposed methods. To evaluate the performances of the proposed methods, we implemented a prototype system(H/W & S/W) and performed some experiments with real seismic data and test equipment generated data as the input.