• 정보보호학회논문지
• /
• 제16권2호
• /
• pp.25-32
• /
• 2006

본 논문에서는 shrinking 생성기와 self-shrinking 생성기에 대한 향상된 고속 상관 공격을 제안한다. 본 논문에서 제안하는 공격은 Zhang 등이 CT-RSA 2005에서 제안한 shrinking 생성기에 대한 고속 상관 공격을 개선한 것으로 shrinking 생성기에서 길이가 61인 생성 LFSR의 초기 상태값을 $2^{15.43}$ 키스트림 비트와 $2^{56.3314}$의 계산 복잡도로 성공 확률 99.9%로 복구할 수 있다. 또한 245.89 키스트림 비트와 $2^{112.424}$ 계산 복잡도로 self-shrinking 생성기에서 길이가 $2^{40}$인 LFSR의 초기 상태값을 성공 확률 99.9%로 복구할 수 있다.

• 정보보호학회논문지
• /
• 제16권6호
• /
• pp.15-24
• /
• 2006

최근 휴대용 기기의 중요성이 증가하면서 이에 적합한 암호 구현이 요구되고 있으나, 기존의 암호 구현 방식이 속도에 중점을 두고 있어 휴대용 기기에서 요구하는 전력 소모나 면적을 만족하지 못하고 있다. 따라서 휴대용 기기에 적합한 암호 알고리즘의 경량 구현이 매우 중요한 과제로 떠오르고 있다. 이 논문에서는 국내 KS 표준 알고리즘인 ARIA 알고리즘을 32-비트 구조를 이용하여 경량화하는 방법을 제안한다. 확산 계층의 새로운 설계를 이용하여 구현된 결과는 아남 0.25um공정에서 11301 게이트를 차지하며, 128-비트 키를 이용할 때 87/278/256 클락 (초기화/암호화/복호화)을 소모한다. 그리고 128-비트 키만을 지원하는 기존의 구현과 달리, 256-비트 키까지 지원하도록 구성하여 ARIA 알고리즘의 표준을 완벽히 구현하였다. 이를 통해 지금까지 알려진 가장 경량화된 구현 결과와 비교하면 면적은 7% 감소, 속도는 13% 향상된 결과이다.

• 정보보호학회논문지
• /
• 제20권6호
• /
• pp.3-13
• /
• 2010

차분오류주입공격(Differential Fault Analysis, DFA)은 블록 암호를 분석하는 가장 효과적인 부채널 공격(Side-Channel Attacks, SCAs) 방법 중 하나로 알려져 있다. 본 논문에서는 DES (Data Encryption Standard)에 대한 새로운 DFA 방법에 대하여 제안한다. DES에 대한 DFA 방법은 Biham과 Shamir에 의하여 처음으로 제안된 이후, 2009년 Rivain에 의하여 DES의 중간 라운드 (9~12 라운드)에 대한 DFA 방법에 이르기 까지 많은 DFA 방법이 소개되었다. 하지만 기존의 DES에 대한 DFA 방법은 암호화 (또는 복호화)과정에 오류를 주입하는 공격방법임에 비해 본 논문에서 제안하는 DES에 대한 DFA 방법은 DES의 키 생성과정에 오류를 주입하여 분석하는 방법을 처음으로 제안한다. 제안하는 DFA 방법은 기존의 방법들에서 사용하는 오류 모델을 포괄하는 오류 모델을 사용하고 더 척은 오류의 개수로 공격이 가능하다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제15권3호
• /
• pp.1051-1077
• /
• 2021

The secure communication of information is a major concern over the internet. The information must be protected before transmitting over a communication channel to avoid security violations. In this paper, a new hybrid method called compressed encrypted data embedding (CEDE) is proposed. In CEDE, the secret information is first compressed with Lempel Ziv Welch (LZW) compression algorithm. Then, the compressed secret information is encrypted using the Advanced Encryption Standard (AES) symmetric block cipher. In the last step, the encrypted information is embedded into an image of size 512 × 512 pixels by using image steganography. In the steganographic technique, the compressed and encrypted secret data bits are divided into pairs of two bits and pixels of the cover image are also arranged in four pairs. The four pairs of secret data are compared with the respective four pairs of each cover pixel which leads to sixteen possibilities of matching in between secret data pairs and pairs of cover pixels. The least significant bits (LSBs) of current and imminent pixels are modified according to the matching case number. The proposed technique provides double-folded security and the results show that stego image carries a high capacity of secret data with adequate peak signal to noise ratio (PSNR) and lower mean square error (MSE) when compared with existing methods in the literature.

• 한국통신학회논문지
• /
• 제29권3C호
• /
• pp.398-407
• /
• 2004

본 논문에서는 2차원 웨이블릿 변환을 이용한 영상 압축방식에 적합한 블라인드 워터마킹 방식을 제안하고 VHDL(VHSIC Hardware Description Language)을 이용해서 하드웨어로 구현하였다. 워터마킹 알고리즘의 목적은 영상의 조작에 대해 영상의 무결성을 인증하고 조작이 가해졌을 경우에 조작 위치를 판별하는 것이다. 제안된 워터마크 방식은 동영상 압축 시 적용되는 것으로 가정하였으며, 따라서 양자화에 무관하고 실시간으로 삽입 및 추출이 가능하도록 하였다. 웨이블릿 도메인에서 주파수 특성상 최저파수 대역(LL4)은 공간영역의 변화에 대해 민감하지 않다는 것을 실험적으로 검증하여 LL4를 워터마크의 삽입영역으로 설정하였다. 워터마크 삽입 시 압축된 영상의 화질을 최대한 저하시키지 않으면서 강인성을 지닐 수 있는 비트평면 조합을 LL4 부대역에서 선택하고 이를 워터마크 삽입 포인트로 결정한다. 비트평면에서 워터마크의 삽입위치를 알고 있고 값 변환이 아닌 값의 치환방식으로 워터마크를 삽입하므로 워터마크를 추출할 때에 원 영상이 필요하지 않다. 또한 삽입위치가 노출되었을 때의 안전성을 고려하여 워터마크를 블록암호화 알고리즘을 이용하여 암호화한 후 삽입하도록 하였다. 실험결과 제안된 워터마킹 알고리즘은 일반적인 영상의 조작에 대해 강인성을 보였고 영상 및 비디오 압축기에서 전체 동작과 구조에 큰 변화를 주지 않으면서 이식이 가능하였다. 구현된 영상압축기와 워터마킹 하드웨어는 Altera의 APEX20KC EP20K400CF672-7 FPGA 디바이스에서 약 40%의 LSB를 사용하고 최대 약 60MHz에서 동작이 가능하였다.

• 대한전자공학회논문지TC
• /
• 제49권7호
• /
• pp.56-64
• /
• 2012

스마트 그리드란 기존의 전력망에 정보기술을 융합하여 에너지 효율을 최적화하는 차세대 전력망을 구성하는 기술의 하나이다. 본 논문에서는 스마트그리드를 효과적으로 구축하기 위하여 기존 홈 네트워크와 연동되고 효율적인 관리 기능을 제공하는 AMI 시스템을 제안 한다. 확장된 홈 네트워크 기반의 AMI 시스템은 스마트미터, 통신 모듈, 홈 게이트웨이, 보안 모듈, 미터 데이터 관리 시스템, 전력 응용 모듈 등으로 구성된다. 제안하는 홈 네트워크는 전력소모를 줄이고 효율적인 데이터 전송이 가능할 수 있도록 IEEE 802.15.4를 기반으로 설계하였다. 제안 홈 게이트웨이는 웹 서비스를 통해 외부 관리 시스템과 에너지 소비 정보 등을 실시간으로 교환할 수 있고, AMI 시스템은 인터넷을 통하여 홈 게이트웨이와 미터 데이터 관리 시스템 간의 양방향 통신이 가능하도록 설계되었다. 정보 전달의 안전성을 얻기 위하여 보안 알고리즘을 적용 하였으며 보안 알고리즘은 대칭적 블록 암호화 방식인 AES 알고리즘을 사용하였다. 제안 시스템을 사용하는 경우 본 연구에 제한적이기는 하지만 제어를 하지 않을 경우보다 전력 소비가 평균적으로 4~42%정도 줄어드는 것을 실험 결과에서 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.80-88
• /
• 2008

본 논문에서는 스마트카드 적용을 위하여 국내외 블록 암호화 표준 알고리즘인 3-DES(Triple Data Encryption Standard), AES(Advanced Encryption Standard), SEED, HASH(SHA-1)를 통합한 저전력 암호화 엔진을 하드웨어로 구현하였다. 휴대용 기기에 필수적인 작은 면적과 저전력을 위하여 하나의 라운드에 대한 각각의 암호화 블록을 구현한 후 반복동작을 하도록 설계하였고 두 단계의 클록 게이팅 기술을 적용하였다. 설계한 통합 암호화 엔진은 ALTERA Excalibur EPXA10F1020C2를 사용하여 검증하였고 합성결과 7,729 LEs와 512 바이트 ROM을 사용하여 최대 24.83 MHz 속도로 동작이 가능하였다. 삼성 0.18 um STD130 CMOS 스탠다드 셀 라이브러리로 합성한 결과 44,452 게이트를 사용하며 최대 50 MHz의 속도로 동작이 가능하였다. 또한 전력소모를 측정한 결과 25 MHz의 속도로 동작할 경우 3-DES, AES, SEED, SHA-1 모드일 때 각각 2.96 mW, 3.03 mW, 2.63 mW, 7.06 mW의 전력소모를 할 것으로 예측되었다. 이러한 저전력 통합 암호화 엔진은 스마트카드 적용에 가장 적합한 구조를 갖고 있으며 그 외에도 다양한 암호화 시스템에 적용될 수 있을 것으로 판단된다.

• 대한전자공학회논문지SD
• /
• 제44권7호통권361호
• /
• pp.71-80
• /
• 2007

본 논문에서는 와이브로 (WiBro) 무선 인터넷 시스템의 보안 부계층 (Security Sub-layer)을 지원하는 와이브로 보안 프로세서 (WBSec)의 효율적인 하드웨어 설계에 관해 기술한다. 설계된 WBSec 프로세서는 AES (Advanced Encryption Standard) 블록암호 알고리듬을 기반으로 하여 데이터 암호 복호, 인증 무결성, 키 암호 복호 등 무선 네트워크의 보안기능을 처리한다. WBSec 프로세서는 ECB, CTR, CBC, CCM 및 key wrap/unwrap 동작모드를 가지며, 암호 연산만을 처리하는 AES 코어와 암호 복호 연산을 처리하는 AES 코어를 병렬로 사용하여 전체적인 성능이 최적화되도록 설계되었다. 효율적인 하드웨어 구현을 위해 AES 코어 내부의 라운드 변환 블록에 하드웨어 공유기법을 적용하여 설계하였으며, 또한 하드웨어 복잡도에 가장 큰 영향을 미치는 S-box를 체 (field) 변환 방법을 적용하여 구현함으로써 LUT (Look-Up Table)로 구현하는 방식에 비해 약 25%의 게이트를 감소시켰다. Verilog-HDL로 설계된 WBSec 프로세서는 22,350 게이트로 구현되었으며, key wrap 모드에서 최소 16-Mbps의 성능과 CCM 암호 복호 모드에서 최대 213-Mbps의 성능을 가져 와이브로 시스템 보안용 하드웨어 설계에 IP 형태로 사용될 수 있다.

• 한국전자통신학회논문지
• /
• 제13권6호
• /
• pp.1301-1308
• /
• 2018

암호 시스템의 키 생성기로 응용되는 90/150 CA는 LFSR보다 난수성이 뛰어나지만 합성법이 어렵기 때문에 CA 합성법에 대한 연구가 많은 연구자에 의해 진행되어 왔다. 적합한 CA를 합성하기 위해 90/150 CA의 특성다항식에 대한 분석이 선행되어야 한다. 일반적으로 n셀 90/150 CA의 특성다항식 ${\Delta}_n$는 ${\Delta}_{n-1}$와 ${\Delta}_{n-2}$을 이용하여 구한다. 본 논문에서는 n셀 90/150 CA <$10{\cdots}0$>의 특성다항식 $H_n(x)$을 (n-1)셀 90/150 CA <$10{\cdots}0$>의 특성다항식 $H_{n-1}(x)$로부터 구하는 방법과 이 방법을 이용하여 $H_{2^n}(x)$로부터 $H_{2^n+i}(x)$와 $H_{2^n+i}(x)$ ($1{\leq}i{\leq}2^{n-1}$)을 효과적으로 구하는 알고리즘을 제안한다.