DOI QR코드

DOI QR Code

Area Efficient Implementation of 32-bit Architecture of ARIA Block Cipher Using Light Weight Diffusion Layer

경량화된 확산계층을 이용한 32-비트 구조의 소형 ARIA 연산기 구현

  • Published : 2006.12.31

Abstract

Recently, the importance of the area efficient implementation of cryptographic algorithm for the portable device is increasing. Previous ARIA(Academy, Research Institute, Agency) implementation styles that usually concentrate upon speed, we not suitable for mobile devices in area and power aspects. Thus in this paper, we present an area efficient AR processor which use 32-bit architecture. Using new implementation technique of diffusion layer, the proposed processor has 11301 gates chip area. For 128-bit master key, the ARIA processor needs 87 clock cycles to generate initial round keys, n8 clock cycles to encrypt, and 256 clock cycles to decrypt a 128-bit block of data. Also the processor supports 192-bit and 256-bit master keys. These performances are 7% in area and 13% in speed improved results from previous cases.

최근 휴대용 기기의 중요성이 증가하면서 이에 적합한 암호 구현이 요구되고 있으나, 기존의 암호 구현 방식이 속도에 중점을 두고 있어 휴대용 기기에서 요구하는 전력 소모나 면적을 만족하지 못하고 있다. 따라서 휴대용 기기에 적합한 암호 알고리즘의 경량 구현이 매우 중요한 과제로 떠오르고 있다. 이 논문에서는 국내 KS 표준 알고리즘인 ARIA 알고리즘을 32-비트 구조를 이용하여 경량화하는 방법을 제안한다. 확산 계층의 새로운 설계를 이용하여 구현된 결과는 아남 0.25um공정에서 11301 게이트를 차지하며, 128-비트 키를 이용할 때 87/278/256 클락 (초기화/암호화/복호화)을 소모한다. 그리고 128-비트 키만을 지원하는 기존의 구현과 달리, 256-비트 키까지 지원하도록 구성하여 ARIA 알고리즘의 표준을 완벽히 구현하였다. 이를 통해 지금까지 알려진 가장 경량화된 구현 결과와 비교하면 면적은 7% 감소, 속도는 13% 향상된 결과이다.

Keywords

References

  1. ARIA Algorithm Specification, May. 2004, available at: http://www.nsri.re. kr/ARIA/doc/ARIA-specification.pdf
  2. FIPS Pub. 197: Specification for the AES, Nov. 2001, available at: http:// csrc.nist.gov/publications/fips/fips197/ fips-197.pdf
  3. Security and Performance Analysis of ARIA, Jan. 2003, available at: http:// www.nsri.re.kr/ARIA/doc/ARIA -COSICreport.pdf
  4. 박진섭, 윤연상, 김용대, 양상운, 장태주, 유영 갑, 'ARIA 암호 알고리듬의 하드웨어 설계 및 구현,' 전자공학회논문지, vol. 42-SD, no. 4, pp. 26-36, Apr. 2004
  5. 전기원, 전은아, 지재덕, 박익수, 정석원, 서재 현, 오병균, '유비쿼터스 환경에 적합한 블록암 호 ARIA의 S-Box FPGA 구현,' CISC 2005, pp. 621-625, Jun. 2005
  6. Jinsup Park, Yong Dae Kim and Younggap You, 'A Scale Down Structure of ARIA Processor,' Journal of the Research Institute for Computer and Information Communication, pp. 79-84, Dec. 2005
  7. D. Canright, 'A Very Compact S-Box for AES,' CHES'05, LNCS 3659, pp. 441-455, Springer-Verlag, 2005
  8. Vincent Rijmen, 'Efficient implementa -tion of the Rijndael S-box,' available at: http://www.esat.kuleuven.ac.be/ ~rijmen/ rijndael/sbox.pdf, 2001
  9. A. Satoh, S. Morioka, K. Takano, and Seiji Munetoh, 'A compact Rijndael hardware architecture with S-box optimization,' Advances in Cryptology - ASIACRYPT 2001, LNCS 2248, pp. 239-254, Springer-Verlag, 2001
  10. 안하기, 신경욱, 'AES Rijndael 블록 암호 알고리듬의 효율적인 하드웨어 구현,' 정보보호학회 논문지, 제 12권, 제2호, pp. 57-67, 2002
  11. 조용국, 송정환, 강성우, 'AES(Advanced Encryption Standard) 안전성 평가에 대한 고찰,' 정보보호학회 논문지, 제11권, 제6 호, pp. 67-76, 2001
  12. 최병윤, 박영수, 전성익, '모듈화된 라운드 키 생성회로를 갖는 AES 암호 프로세서의 설계,' 정보보호학회 논문지, 제12권, 제5호, pp. 15-25, 2002
  13. 서정갑, 김창균, 하재철, 문상재, 박일환, '블럭 암호 ARIA에 대한 차분전력분석공격,' 정보보 호학회 논문지, 제15권, 제1호, pp. 99-107, 2005