• 마이크로전자및패키징학회지
• /
• 제7권1호
• /
• pp.1-5
• /
• 2000

기판과의 동시소성에 의한 고주파 MCM-C (Multi Chip Module-Cofired)용 저항을 제작하고 DC 및 6 GHz 까지의 RF 특성을 측정하였다. 기판은 저온 소성용 기판으로서 총 8층으로 구성하였으며, 7층에 저항체 및 전극을 인쇄하고 via를 통하여 기판의 최상부까지 연결되도록 하였다. 저항체 페이스트, 저항체의 크기, via의 길이 변화에 따라서 저항의 RF 특성은 고주파일수록 더욱 DC 저항값에서 부터 변화되는 양상을 보였다. 측정결과로부터 내부저항은 저항용량에 관계없이 전송선로, capacitor, inductor성분이 저항성분과 함께 혼재되어 있는 하나의 등가회로로 표현할 수 있으며, 내부저항의 구조 변화에 의한 전송선로의 특성임피던스 $Z_{o}$의 변화가 RF 특성을 크게 좌우하는 것으로 보여진다.

• 마이크로전자및패키징학회지
• /
• 제14권3호
• /
• pp.21-27
• /
• 2007

이방성 전도필름(ACF) 접합에 사용되는 니켈 범프를 무전해 및 전해 도금법으로 제작한 다음, 이 범프들의 기계적 특성과 충격안전성을 압축시험, 범프전단시험, 낙하충격시험을 통하여 연구하였다. Nano indenter를 이용한 압축시험에서 얻은 하중-변형량 데이터를 변환시켜 니켈범프의 응력-변형량 곡선을 구하였다. 전해 니켈 범프는 무전해 니켈 범프에 비해 매우 작은 탄성한계응력과 탄성계수를 나타냈었다. 무전해 니켈 범프의 탄성한계응력과 탄성계수가 각각 600-800MPa, $9.7{\times}10^{-3}MPa/nm$인 반면 전해 니켈 범프의 경우에는 각각 70MPa, $7.8{\times}10^4MPa/nm$이었다. 범프전단 시험에서 무전해 니켈 범프는 소성변형이 거의 일어나지 않고 낮은 전단하중에서 범프가 패드 층에서 튕기듯이 떨어져 나간 반면 전해 니켈 범프는 큰 소성변형을 일으키며 범프가 잘려나갔으며 높은 전단하중을 보여주었다. 낙하충격시험 결과 ACF 플립칩 방법으로 본딩한 무전해 및 전해 범프 모두 높은 충격 신뢰성을 보였다.

• 마이크로전자및패키징학회지
• /
• 제17권3호
• /
• pp.1-9
• /
• 2010

본고에서는 마이크로 접합을 위한 솔더볼 또는 범프의 기계적 신뢰성 평가에 사용되는 전단시험의 표준화 규격에 대해 고찰해 보았다. 전단시험에서 중요한 실험 조건 중 하나인 전단속도는 low speed shear test와 high speed shear test로 구분 된다. 전단속도가 빨라질수록 솔더볼에 가해지는 충격이 커지기 때문에, 소성변형에 대한 저항성이 커지게 되고, 전단강도가 커지게 된다. 그리고 이 결과는 전산모사를 통하여 확인할 수 있다. 또 하나의 중요한 실험 조건으로 전단툴의 높이가 있다. 일반적으로 전단툴의 높이가 높을수록 전단강도 값은 낮아지게 되는데, 여러 국제 규격에서 제시한 솔더볼 높이의 25% 지점을 초과한 높이에서 전단시험을 진행했을 때에는 전단시험이 진행되는 접합 계면의 면적이 줄어들어 실험결과의 신뢰도가 떨어지게 된다. 이와 같이 전단속도와 툴의 높이 등의 실험조건들이 구체적으로 규격화 되어있지 않은 채 진행 되면, 실험 결과의 신뢰도가 떨어지고, 각 계에서 진행된 연구결과를 상호 비교하기가 어렵다. 따라서 효율성을 고려한 간접 시험법 개발 및 최신 패키징기술을 반영된 특성평가 시험법의 규격, 그리고 다양한 시험 표준화는 결국 마이크로 전자패키지의 고 신뢰성으로 나타날 것이라 생각된다.

• 마이크로전자및패키징학회지
• /
• 제9권1호
• /
• pp.35-41
• /
• 2002

솔더 범프를 이용한 플립 칩 접속 기술은 시스템의 고속화, 고집적화, 소형화 요구 덴 마이크로 일렉트로닉스의 성능은 향상시키기 위해 필요한 기술이다. 본연구 에서는 Cr/Cr-Cu/cu UBM 구조에서 고 용융점 솔더 범프와 저 용융점 솔더 범프를-시효처리 후 전단 강도를 평가하였다. 계면에서 관찰된 금속간 화합물의 성장과 접합상태를 SEM과 TEM으로 분석하였으며, 유한요소법을 통하여 전단하중을 적용하였을때 집중되는 응력을 해석하였다. 실험결과 Sn-97wt%Pb와 Sn-37wt%Pb에서 900시간 시효 처리된 시편의 전단강도는 최대 값에서 각각 25%, 20% 감소하였다. 시효처리를 통해 금속간화합물인 $Cu_6/Sn_5$와 $Cu_3Sn$의 성장을 확인하였으며, 파단 경로는 초기의 솔더 내부에서 IMC층의 계면으로 이동하는 경향을 알 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제29권3호
• /
• pp.31-35
• /
• 2022

최근 4차산업혁명으로 대용량 데이터 처리를 위한 고집적 반도체에 대한 수요가 증가하고 있다. 반도체 제품에 장착되는 소자들의 크기가 작아 짐에 따라 표면실장기술(SMT)의 신뢰성에 대한 연구가 관심을 받고 있다. 본 연구에서는 PCB의 패드 디자인이 수동소자의 조립 및 접합 신뢰성에 미치는 영향을 실험 계획법(design of experiment, DOE) 이용하여 분석하였다. 수동소자를 실장하기 위한 PCB의 패드 길이, 너비 및 두 패드간 거리를 변수로 하여 실험계획법을 수립하였다. 저항칩의 오배치(misplacement) 방향에 따른 수동소자의 톰스톤(tombstone)불량률을 도출하였다. 전단테스트를 통해 수동소자와 PCB 사이의 전단력을 측정하였다. 또한, 단면분석을 통해 패드 디자인에 따른 솔더의 형상을 분석하였다.

• 한국콘텐츠학회논문지
• /
• 제21권3호
• /
• pp.645-652
• /
• 2021

이 논문에서는 상품의 포장디자인이 단순히 도안에 불과한 것이 아닌 상표로서의 식별력을 가질 수 있음을 인정하여 화제가 되었던 일명 '허니버터아몬드 판결'을 분석하였다. 위 판결에서는 다툼의 대상이 된 등록상표의 식별력 여부와 선사용상표와의 유사성 여부가 쟁점이 되었다. 우선 다툼의 대상이 된 등록상표의 식별력과 관련하여, 법원은 포장 전면 도형 부분의 표현 방법과 전체적인 구도 등의 특수성이 흔히 사용되는 표현 방식과 구분되는 이상 해당 도안은 출처의 식별표지로서 기능할 수 있다고 하였고 특히 과자 등 저관여 제품에서는 포장 전면 도형을 통해 출처를 식별하는 것이 일반적이라는 점도 이를 뒷받침한다는 등의 이유로 해당 등록상표의 식별력을 인정하였다. 한편 선사용상표(과자 '허니버터칩')와는 그 호칭 및 관념상 차이가 있어 그 지배적 인상이 유사하다고 보기 어렵다고 하였다. 위 판결은 상품의 포장디자인도 그 구도와 표현 방식의 독특성을 통해 상표로서의 식별력을 획득할 수 있다고 보아 포장 도안의 상품 표지로서의 기능을 인정한 데 의의가 있다. 다만 독점부당성을 부인하면서도 그에 대한 구체적 설명은 다소 부족하다는 점은 아쉬운 부분이다.

• 마이크로전자및패키징학회지
• /
• 제29권2호
• /
• pp.99-105
• /
• 2022

칩사이즈가 작아짐에 따라 선폭 또한 미세화되면서 인터커넥션의 밀집정도가 증가하고 있다. 그로 인해 캐패시터 층과 전기전도층의 저항 차이로 인해 RC delay가 문제되고 있다. 이를 해결하기 위해서는 높은 전기전도도의 전극과 낮은 유전율의 유전체 개발이 요구된다. 본 연구에서는 PCB (Print Circuit Board)의 회로를 외부요인으로부터 보호하는 상용 PSR (photo solder resist)과 우수한 내열 및 저유전 특성을 보유한 PI (polyimide)를 혼합하여 저유전체 잉크 개발을 진행하였다. 그 결과 PSR과 PI를 10:3으로 혼합한 잉크가 가장 우수한 결과를 보였으며 20 GHz와 28 GHz에서 각각 유전 상수 약 2.6, 2.37을 보였고, 유전손실은 약 0.022, 0.016으로 측정되었다. 차후 어플리케이션 적용 가능성 검증을 위해 테프론에 제작된 다양한 선폭의 전송선로에 평가하였으며 그 결과, PSR만 사용했을 때보다 PI와 혼합한 저유전체 잉크를 사용한 전송선로의 손실이 S21에서 평균 0.12 dB 덜 감소한 결과를 보였다.

• 한국방사선학회논문지
• /
• 제8권7호
• /
• pp.371-376
• /
• 2014

CdTe 멀티에너지 X선 영상센서와 ROIC를 패키징 하기 위한 flip chip bump bonding, Au wire bonding 및 encapsulation 공정조건을 개발하였으며 성공적으로 모듈화 하였다. 최적 flip chip bonding 공정 조건은 접합온도 CdTe 센서 $150^{\circ}C$, ROIC $270^{\circ}C$, 접합압력 24.5N, 접합시간 30s일 때이다. ROIC에 형성된 SnAg bump의 bonding이 용이하도록 CdTe 센서에 비하여 상대적으로 높은 접합온도를 설정하였으며, CdTe센서가 실리콘 센서에 비하여 쉽게 파손되는 것을 고려하여 접합압력을 최소화하였다. 패키징 완료된 CdTe 멀티에너지 X선 모듈의 각각 픽셀들은 단락이나 합선 등의 전기적인 문제점이 없는 것을 X선 3D computed tomography를 통해 확인할 수 있었다. 또한 Flip chip bump bonding후 전단력은 $2.45kgf/mm^2$ 로 측정되었으며, 이는 기준치인 $2kgf/mm^2$ 이상으로 충분한 접합강도를 가짐을 확인하였다.

• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2007년도 춘계학술대회B
• /
• pp.2449-2452
• /
• 2007

Hot spots on thin wafers of IC packages are becoming important issues in thermal and electrical engineering fields. To investigate these hot spots, we developed a Diode Temperature Sensor Array (DTSA) that consists of an array of 32 ${\times}$32 diodes (1,024 diodes) in a 8 mm ${\times}$ 8 mm surface area. To know specifically the hot spot temperature which is affected by the chip thickness and a generated power, we made the DTSA chips, which have 21.5 ${\mu}m$, 31 ${\mu}m$, 42 ${\mu}m$, 100 ${\mu}m$, 200 ${\mu}m$, and 400 ${\mu}m$ thickness using the CMP process. And we conducted the experiment using various heater power conditions (0.2 W, 0.3 W, 0.4 W, 0.5 W). In order to validate experimental results, we performed a numerical simulation. Errors between experimental results and numerical data are less than 4%. Finally, we proposed a correlation for the hot spot temperature as a function of the generated power and the wafer thickness based on the results of the experiment. This correlation can give an easy estimate of the hot spot temperature for flip chip packaging when the wafer thickness and the generated power are given.

• 한국생산제조학회지
• /
• 제24권1호
• /
• pp.117-123
• /
• 2015

The need for drop simulations for board-leveled flip chips in micro-system packaging has been increasing. There have been many studies on flip chips with various solder ball compositions. However, studies on flip chips with Sn-1.0Ag-0.5Cu and Sn-3.0Ag-0.5Cu have rarely been attempted because of the unknown material properties. According to recent studies, drop simulations with these solder ball compositions have proven feasible. In this study, predictions of the impact lifetime by drop simulations are performed considering Cu and Cu/Ni UBMs using LS-DYNA to alter the design parameters of the flip chips, such as thickness of the flip chip and size of the solder ball. It was found that a smaller chip thickness, larger solder ball diameter, and using the Cu/Ni UBM can improve the drop lifetime of solder balls.