• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.7-15
• /
• 2006

63Sn-37Pb 솔더의 실시간 electromigration 거동 관찰을 박막형 edge 이동 선형시편과 주사전자현미경을 이용하여 실시하였다. 공정조성 63Sn-37Pb 솔더의 electromigration에 의한 edge 이동 잠복기는 $90{\sim}110^{\circ}C$에서 뚜렷하게 존재하였다. 온도에 따른 electromigration 우선확산원소는 실험온도 $90{\sim}110^{\circ}C$에서 Pb, $25{\sim}50^{\circ}C$에서는 Sn으로 나타났고, $70^{\circ]C$에서는 Sn과 Pb가 거의 동시에 이동하여 우선확산 원소가 관찰되지 않았다. $90{\sim}110^{\circ}C$에서 관찰된 SnPb의 electromigration에 의한 edge 이동 잠복기는 Pb 우선이동에 의해 발생되었다. 이러한 edge 이동 잠복기의 존재는 플립칩 (flip chip) 솔더범프의 수명과 밀접한 관계를 가지는 것으로 보인다. Electromigration에 의해 발생되는 SnPb 솔더의 우선확산원소의 온도 의존성은 Pb와 Sn의 확산계수와 함께 $Z^*$ (전기장내의 유효전하 수)도 크게 영향을 미치는 것으로 생각된다.

• 마이크로전자및패키징학회지
• /
• 제24권1호
• /
• pp.103-111
• /
• 2017

본 연구에서는 전동차의 전력 변환 장치로 많이 사용되고 있는 고전압 대전류용(3,300 V/1200 A급) insulated gate bipolar transistor(IGBT) 모듈에 대하여 열 사이클 조건하에서의 열-기계적 응력해석 및 피로수명해석을 수행하였다. 특히 최근 고전압 IGBT용으로 개발되고 있는 구리(copper) 와이어, 리본(ribbon) 와이어를 사용하였을 경우의 응력 및 피로수명을 기존의 알루미늄 와이어와 비교하여 분석하였다. 알루미늄 와이어 보다는 구리 와이어에 응력이 3배 이상 많이 발생하였다. 리본 와이어의 경우 원형 와이어 보다 응력이 더 크게 발생하며, 구리 리본 와이어의 응력이 제일 높았다. 칩과 direct bond copper(DBC)를 접합하고 있는 칩 솔더부의 피로해석을 수행한 결과, 솔더의 크랙은 주로 솔더의 모서리에서 발생하였다. 원형 와이어를 사용할 경우 솔더의 크랙은 약 35,000 사이클에서 발생하기 시작하였으며, 알루미늄 와이어 보다는 구리 와이어에서의 크랙의 발생 면적이 더 컸다. 반면 리본 와이어를 사용하였을 경우 크랙의 면적은 원형 와이어를 사용하였을 경우보다 적음을 알 수 있다. DBC와 베이스 플레이트 사이에 존재하는 솔더의 경우 크랙의 성장 속도는 와이어의 재질이나 형태에 관계없이 비슷하였다. 그러나 칩 솔더에 비하여 크랙의 발생이 일찍 시작하며, 40,000 사이클이 되면 전체 솔더의 반 이상이 파괴됨을 알 수 있었다. 따라서 칩 솔더 보다는 DBC와 베이스 플레이트 사이에 존재하는 솔더의 신뢰성이 더 큰 문제가 될 것으로 판단된다.

• 마이크로전자및패키징학회지
• /
• 제24권2호
• /
• pp.11-15
• /
• 2017

실리콘 칩을 적층하는 3D 멀티 플립칩 패키지의 경우 방열문제가 대두됨에 따라 접착 접합부의 열전도도 향상이 요구되고 있다. 본 연구에서는 플립칩 본딩용 비전도성 접착제(NCP)에 있어서 알루미나 필러의 첨가가 NCP의 물성 및 열전도도에 미치는 영향을 조사하였다. 알루미나 필러는 미세피치 플립칩 접속을 위해 평균입도 400 nm의 미세분말을 사용하였다. 알루미나 필러 함량이 0~60 wt%까지 증가함에 따라 60 wt% 첨가 시 0.654 W/mK에 도달하였다. 이는 동일 첨가량 실리카의 0.501 W/mK보다는 높은 열전도도이지만, 동일 함량의 조대한 알루미나 분말을 첨가한 경우에 비해서는 낮은 열전도도로, 미세 플립칩 본딩을 위해 입도가 미세한 분말을 첨가하는 것은 열전도도에 있어서는 불리한 효과로 작용함을 알 수 있었다. NCP의 점도는 40 wt% 이상에서 급격히 증가하는 현상을 나타내었는데, 이는 미세 입도에 따른 필러 간 상호작용의 증가에 기인하는 것으로, 미세피치 플립칩 본딩을 위해 열전도도가 우수한 미세 알루미나 분말을 사용하기 위해서는 낮은 점도를 유지하면서 필러 첨가량을 증가시킬 수 있는 분산방안이 필요한 것으로 판단되었다.

• 마이크로전자및패키징학회지
• /
• 제25권4호
• /
• pp.149-154
• /
• 2018

가로등 및 방폭등용 고출력 LED 조명 시스템의 광원으로서, 다수의 LED 칩이 실장된 50와트급 LED 어레이 모듈을 chip-on-board형 고방열 세라믹-메탈 하이브리드 기판을 사용하여 제작하였다. 고방열 세라믹-메탈 하이브리드 기판은 고열전도 알루미늄 금속 열확산 기판에 저온소결용 글라스-세라믹 절연 페이스트와 은 전극 페이스트를 후막 스크린 공정에 의해 도포한 다음, 건조 후 $515^{\circ}C$에서 동시소성하여 LED 칩을 실장할 세라믹 절연층과 은전극 회로층을 형성하여 제조하였다. 이 하이브리드 기판의 방열특성 평가를 위한 비교 샘플로서 기존의 에폭시 기반 FR-4 복합수지로 만든 써멀비아형 PCB 기판에도 동일한 디자인의 LED 어레이 모듈을 제작한 다음, 다중채널 온도측정장치와 열저항 측정기로 방열특성을 비교 분석하였다. 그 결과, $4{\times}9$ type LED 어레이 모듈에서 세라믹-메탈 하이브리드 기판의 열저항은 써멀비아형 FR-4 기판에 비하여 약 1/3로 나타났으며, 이것은 곧 방열성능이 적어도 3배 이상 높은 것으로 볼 수 있다.

• 한국전기전자재료학회논문지
• /
• 제15권10호
• /
• pp.889-895
• /
• 2002

Wafer level packaging is gain mote momentum as a low cost, high performance solution for RF-MEMS devices. In this work, the flip-chip method was used for the wafer level packaging of RF-MEMS devices on the quartz substrate with low losses. For analyzing the EM (electromagnetic) characteristic of proposed packaging structure, we got the 3D structure simulation using FEM (finite element method). The electric field distribution of CPW and hole feed-through at 3 GHz were concentrated on the hole and the CPW. The reflection loss of the package was totally below 23 dB and the insertion loss that presents the signal transmission characteristic is above 0.06 dB. The 4-inch Pyrex glass was used as a package substrate and it was punched with air-blast with 250${\mu}{\textrm}{m}$ diameter holes. We made the vortical feed-throughs to reduce the electric path length and parasitic parameters. The vias were filled with plating gold. The package substrate was bonded with the silicon substrate with the B-stage epoxy. The loss of the overall package structure was tested with a network analyzer and was within 0.05 dB. This structure can be used for wafer level packaging of not only the RF-MEMS devices but also the MEMS devices.

• 한국광학회지
• /
• 제19권5호
• /
• pp.381-385
• /
• 2008

InGaN/Sapphire LED에서 기판 제거와 패키지 방식이 광출력 특성에 미치는 영향을 분석하였다. Sapphire 기판의 제거는 반도체 접합에서 발생된 열의 방출에 도움이 되지만, 반대로 광추출효율이 손상되는 문제점이 수반된다. Sapphire 기판이 제거된 칩을 열전도율이 좋은 금속의 마운트 위에 부착하면, 최대 구동전류는 현저히 증가하고 광출력도 상당히 증가됨으로써, 광추출효율이 손상되는 문제점이 어느 정도 보상된다. 하지만, sapphire 기판이 제거된 칩을 상대적으로 열전도율이 낮은 유전체의 마운트 위에 부착하는 경우에는, 거의 모든 입력전류 범위에서 sapphire 기판이 남아 있는 일반형 칩보다 낮은 광출력을 나타낸다. 따라서, 작은 광출력이 요구되는 응용분야에서는 사용된 칩 마운트의 종류에 무관하게, 일반형 칩이 sapphire 기판이 제거된 칩 보다 유리한 것으로 분석된다.

• Journal of Welding and Joining
• /
• 제29권6호
• /
• pp.65-70
• /
• 2011

The effect of flip chip bonding parameters on formation of intermetallic compounds (IMCs) between Au stud bumps and Sn-3.5Ag solder was investigated. In this study, flip chip bonding temperature was performed at $260^{\circ}C$ and $300^{\circ}C$ with various bonding times of 5, 10, and 20 sec. AuSn, $AuSn_2$ and $AuSn_4$ IMCs were formed at the interface of joints and (Au, Cu)$_6Sn_5$ IMC was observed near Cu pad side in the joint. At bonding temperature of $260^{\circ}C$, $AuSn_4$ IMC was dominant in the joint compared to other Au-Sn IMCs as bonding time increased. At bonding temperature of $300^{\circ}C$, $AuSn_2$ IMC clusters, which were surrounded by $AuSn_4$ IMC, were observed in the solder joint due to fast diffusivity of Au to molten solder with increased bonding temperature. Bond strength of Au stud bump joined with Sn-3.5Ag solder was about 23 gf/bump and fracture mode of the joint was intergranular fracture between $AuSn_2$ and $AuSn_4$ IMCs regardless bonding conditions.

• 한국산학기술학회논문지
• /
• 제13권8호
• /
• pp.3301-3306
• /
• 2012

LED 칩 패키징에서 다이 본딩은 분할된 칩을 리드 프레임에 고정시켜 칩이 이후 공정을 견딜 수 있도록 충분한 강도를 제공하는 중요한 공정이다. 기존의 다이 본더의 픽업 장치는 단순히 콜렛의 하강 동작과 이젝터 핀의 상승 동작만으로 구동되어 픽업 장치와 다이가 접촉하는 순간 충격에 의한 다이의 손상과 위치 정렬 오차에 대한 문제점이 발생한다. 본 연구에서는 위치 정렬 에러 및 다이의 손상을 최소화시키기 위하여 고정밀, 고속 이송이 가능한 픽업 헤드를 사용한 다이 본더 시스템을 개발하였다. 구조적 안정성을 평가하기 위해 다이 본더의 유한요소모델을 생성하였고 구조 해석을 수행하였다. 그다음, 다이 본더의 작동 주파수에 대해 픽업 헤드의 유한요소모델을 이용하여 진동해석을 수행하였다. 해석 결과, 다이 본더에 작용하는 응력 및 변위, 고유진동수에 대해 분석하였고 개발된 시스템의 구조적 안정성에 대해 확인하였다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2004년도 ISMP Pb-free solders and the PCB technologies related to Pb-free solders
• /
• pp.233-241
• /
• 2004

A new alloy definition will be presented concerning increasing demands for the board level reliability of miniaturized interconnections. The damage mechanism for LFBGA components on different board finishes is not quite understood. Further demands from mobile phones are the drop test, characterizing interface performance of different package constructions in relation to decreased pad constructions and therefore interfaces. The paper discusses the characterization of interfaces based on SnPb, SnPbXYZ, SnAgCu and SnAgCuInNd ball materials and SnAgCuInNd as solder paste, the stability after accelerated tests and the description of modified interfaces strictly related to the assembly conditions, dissolution behavior of finishes on board side and the influence of intermetallic formation. The type of intermetallic as well as the quantity of intermetallics are observed, primaliry the hardness, E modules describing the ability of strain/stress compensation. First results of board level reliability are presented after TCT-40/+150. Improvement steps from the ball formulation will be discussed in conjunction to the implementation of lead free materials In order to optimize ball materials for area array devices accelareted aging conditions like TCTs were used to analyze the board level reliability of different ball materials for BGA, LFBGA, CSP, Flip Chip. The paper outlines lead-free ball analysis in comparison to conventional solder balls for BGA and chip size packages. The important points of interest are the description of processability related to existing ball attach procedures, requirements of interconnection properties and the knowledge gained the board level reliability. Both are the primary acceptance criteria for implementation. Knowledge about melting characteristic, surface tension depend on temperature and organic vehicles, wetting behavior, electrical conductivity, thermal conductivity, specific heat, mechanical strength, creep and relaxation properties, interactions to preferred finishes (minor impurities), intermetallic growth, content of IMC, brittleness depend on solved elements/IMC, fatigue resistance, damage mechanism, affinity against oxygen, reduction potential, decontamination efforts, endo-/exothermic reactions, diffusion properties related to finishes or bare materials, isothermal fatigue, thermo-cyclic fatigue, corrosion properties, lifetime prediction based on board level results, compatibility with rework/repair solders, rework temperatures of modified solders (Impurities, change in the melting point or range), compatibility to components and laminates.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2004년도 ISMP Pb-free solders and the PCB technologies related to Pb-free solders
• /
• pp.211-219
• /
• 2004

A new alloy definition will be presented concerning increasing demands for the board level reliability of miniaturized interconnections. The damage mechanism for LFBGA components on different board finishes is not quite understood. Further demands from mobile phones are the drop test, characterizing interface performance of different package constructions in relation to decreased pad constructions and therefore interfaces. The paper discusses the characterization of interfaces based on SnPb, SnPbXYZ, SnAgCu and SnAgCuInNd ball materials and SnAgCuInNd as solder paste, the stability after accelerated tests and the description of modified interfaces stric시y related to the assembly conditions, dissolution behavior of finishes on board side and the influence of intermetallic formation. The type of intermetallic as well as the quantity of intermetallics are observed, primaliry the hardness, E modules describing the ability of strain/stress compensation. First results of board level reliability are presented after TCT-40/+150. Improvement steps from the ball formulation will be discussed in conjunction to the implementation of lead free materials. In order to optimize ball materials for area array devices accelareted aging conditions like TCTs were used to analyze the board level reliability of different ball materials for BGA, LFBGA, CSP, Flip Chip. The paper outlines lead-free ball analysis in comparison to conventional solder balls for BGA and chip size packages. The important points of interest are the description of processability related to existing ball attach procedures, requirements of interconnection properties and the knowledge gained the board level reliability. Both are the primary acceptance criteria for implementation. Knowledge about melting characteristic, surface tension depend on temperature and organic vehicles, wetting behavior, electrical conductivity, thermal conductivity, specific heat, mechanical strength, creep and relaxation properties, interactions to preferred finishes (minor impurities), intermetallic growth, content of IMC, brittleness depend on solved elements/IMC, fatigue resistance, damage mechanism, affinity against oxygen, reduction potential, decontamination efforts, endo-/exothermic reactions, diffusion properties related to finishes or bare materials, isothermal fatigue, thermo-cyclic fatigue, corrosion properties, lifetime prediction based on board level results, compatibility with rework/repair solders, rework temperatures of modified solders (Impurities, change in the melting point or range), compatibility to components and laminates.