• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.1272-1273
• /
• 2009

We demonstrate conformal phosphor coating and patterning methods on light emitting diodes (LEDs) using image processing based optofluidic maskless lithography (IP-OFML) system in microfluidic channels. IP-OFML allows a real-time detection and dynamic mask generation for packaging of randomly dispersed microchips. Our system detects each chip by considering rotation of the chip through image processing regardless of their arrangement error. Therefore, it precisely packages the chip making conformal polymer layer.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.377-377
• /
• 2007

A simplified integration process including packaging is presented, which enables the realization of the portable fluorescence detection system. A fluorescence detection microchip system consisting of an integrated PIN photodiode, an organic light emitting diode (OLED) as the light source, an interference filter, and a microchannel was developed. The on-chip fluorescence detector fabricated by poly(dimethylsiloxane) (PDMS)-based packaging had thin-film structure. A silicon-based integrated PIN photo diode combined with an optical filter removed the background noise, which was produced by an excitation source, on the same substrate. The active area of the finger-type PIN photo diode was extended to obtain a higher detection sensitivity of fluorescence. The sensitivity and the limit of detection (LOD S/N = 3) of the system were $0.198\;nA/{\mu}M$ and $10\;{\mu}M$, respectively.

• 마이크로전자및패키징학회지
• /
• 제19권3호
• /
• pp.71-76
• /
• 2012

SnBi 저온솔더의 플립칩 공정을 이용한 스마트 의류용 칩 접속공정에 대해 연구하였다. 캐리어 필름에 형성한 Cu 리드프레임을 $130^{\circ}C$에서 직물에 열압착 시킴으로써 Cu 리드프레임이 전사된 직물 기판을 형성하였다. 칩 시편에 SnBi 페이스트를 도포하여 솔더범프를 형성한 후 직물 기판의 Cu 리드프레임에 배열하고 $180^{\circ}C$에서 60초 동안 유지시켜 플립칩 본딩하였다. SnBi 저온솔더를 사용하여 형성된 스마트 의류용 플립칩 접속부의 평균 접속저항은 $9m{\Omega}$이었다.

• 마이크로전자및패키징학회지
• /
• 제27권4호
• /
• pp.1-10
• /
• 2020

웨어러블 소자를 구현하기 위한 칩-섬유 접합 기술을 중심으로 전자 섬유에 대한 기술 개발 동향을 소개한다. 전자 부품을 섬유에 접합하기 위해서는 먼저 전자 부품에 전원 공급 및 전기적 신호를 주고 받기 위한 회로를 섬유에 구성해야 하며, 회로의 해상도와 밀도에 따라 전도성 실을 이용하는 자수법 또는 전도성 페이스트 등을 이용한 프린트법을 통해 구현할 수 있다. 전자 부품과 섬유를 접합하기 위해서는 솔더링, ACF/NCA, 자수법, 크림핑 등의 방법을 이용하여 영구적으로 접합하거나 후크, 자석, 지퍼 등을 이용하여 탈부착이 가능하도록 접합하는 방법이 있으며, 접합 배선의 밀도 및 용도에 따라서 단독 또는 융합하여 사용한다. 접합 이후에는 방수 등 사용환경에서의 신뢰성을 확보하기 위해 encapsulation 작업을 수행해야 하며, 현재는 PDMS 등의 폴리머를 이용한 방법이 널리 쓰이고 있다.

• 마이크로전자및패키징학회지
• /
• 제17권4호
• /
• pp.73-76
• /
• 2010

A two-facet approach was used to investigate the parametric performance of functional high-speed DDR3 (Double Data Rate) DRAM (Dynamic Random Access Memory) die placed in different types of BGA (Ball Grid Array) packages: wire-bonded BGA (FBGA, Fine Ball Grid Array), flip-chip (FCBGA) and lead-bonded $microBGA^{(R)}$. In the first section, packaged live DDR3 die were tested using automatic test equipment using high-resolution shmoo plots. It was found that the best timing and voltage margin was obtained using the lead-bonded microBGA, followed by the wire-bonded FBGA with the FCBGA exhibiting the worst performance of the three types tested. In particular the flip-chip packaged devices exhibited reduced operating voltage margin. In the second part of this work a test system was designed and constructed to mimic the electrical environment of the data bus in a PC's CPU-Memory subsystem that used a single DIMM (Dual In Line Memory Module) socket in point-to-point and point-to-two-point configurations. The emulation system was used to examine signal integrity for system-level operation at speeds in excess of 6 Gb/pin/sec in order to assess the frequency extensibility of the signal-carrying path of the microBGA considered for future high-speed DRAM packaging. The analyzed signal path was driven from either end of the data bus by a GaAs laser driver capable of operation beyond 10 GHz. Eye diagrams were measured using a high speed sampling oscilloscope with a pulse generator providing a pseudo-random bit sequence stimulus for the laser drivers. The memory controller was emulated using a circuit implemented on a BGA interposer employing the laser driver while the active DRAM was modeled using the same type of laser driver mounted to the DIMM module. A custom silicon loading die was designed and fabricated and placed into the microBGA packages that were attached to an instrumented DIMM module. It was found that 6.6 Gb/sec/pin operation appears feasible in both point to point and point to two point configurations when the input capacitance is limited to 2pF.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2001년도 3rd Korea-Japan Advanced Semiconductor Packaging Technology Seminar
• /
• pp.183-192
• /
• 2001

1- Buildup PCB technology is utilized to a bare chip attach substrate technology for packaging of semiconductor chip 2- Requirement for the substrate design rule is described in SIA International Technology Roadmap for Semiconductor. 3- There are seven fabrication methods of build-up technology. 4- Coating and lamination for resin and photo, and laser for micro via hope processes are available. Below $50\mu\textrm{m}$ in diameter is possible. 5- Fine pitch lines down to $30\mu\textrm{m}$ can be achieved by pattern plating with better electrical property. 6- Dielectric loss reduction is a key material improvement item for next generation build-up technology. 7- High band width up to 512 GB/s is possible with current wiring groundrule.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2003년도 기술심포지움 논문집
• /
• pp.177-180
• /
• 2003

초 박형 실리콘 칩을 이용하여 실리콘 칩들을 포함한 모듈 전체가 굽힘이 자유로운 유연 패키징 기술을 구현하였으며 bending test와 FEA를 통해 초 박형 실리콘 칩의 기계적 특성을 살펴보았다. 초 박형 실리콘칩$(t<30{\mu}m)$은 표면손상의 가능성을 배제하기 위해 화학적 thinning 방법을 이용하여 제작되었으며 열압착 방식에 의해 $Kapton^{(R)}$에 바로 실장 되었다. 실리콘칩과 $Kapton^{(R)}$ 기판간의 단차가 적기 때문에 전기도금 방식으로 전기적 결선을 이룰 수 있었다. 이러한 방식의 패키징은 이러한 공정은 flip chip 공정에 비해 공정 간단하고 wire 본딩과 달리 표면 단차 적다. 따라서 연성회로 기관을 비롯한 인쇄회로기판의 표면뿐만 아니라 기판 자체에 삽임이 가능하여 패키징 밀도 증가를 기대할 수 있으며 실질적인 실장 가능면적을 극대화 할 수 있다.

• 한국전자파학회지:전자파기술
• /
• 제24권2호
• /
• pp.23-34
• /
• 2013

Over the past several decades in the microelectronics industry, devices have gotten smaller, thinner, and lighter, without any accompanying degradation in quality, performance, and reliability. One permanent and deniable trend in packaging as well as wafer fabrication industry is system integration. The proliferating options for system integration, recently, are driving change across the overall semiconductor industry, requiring more investment in developing, ramping and supporting new die-, wafer- and board-level solution. The trend toward 3D system integration and miniaturization in a small form factor has accelerated even more with the introduction of smartphones and tablets. In this paper, the key issues and state of the art for system integration in the packaging process are introduced, especially, focusing on ease transition to next generation packaging technologies like through silicon via (TSV), 3D wafer-level fan-out (WLFO), and chip-on-chip interconnection. In addition, effective solutions like fine pitch copper pillar and MEMS packaing of both advanced and legacy products are described with several examples.

• 마이크로전자및패키징학회지
• /
• 제28권3호
• /
• pp.1-7
• /
• 2021

본 논문에서는 Bare-die Chip 형태의 Drive amplifier를 Ajinomoto Build-up Film (ABF)와 FR-4로 구성된 PCB에 내장함으로써 28 GHz 대역 모듈에서 적용될 수 있는 내장형 능동소자 모듈을 구현하였다. 내장형 모듈에 사용된 유전체 ABF는 유전율 3.2, 유전손실 0.016의 특성을 가지고 있으며, Cavity가 형성되어 Drive amplifier가 내장되는 FR4는 유전율 3.5, 유전손실 0.02의 특성을 가진다. 제안된 내장형 Drive amplifier는 총 2가지 구조로 공정하였으며 측정을 통해 각각의 S-Parameter특성을 확인하였다. 공정을 진행한 2가지 구조는 Bare-die Chip의 패드가 위를 향하는 Face-up 내장 구조와 Bare-die Chip의 패드가 아래를 향하는 Face-down내장 구조이다. 구현한 내장형 모듈은 Taconic 사의 TLY-5A(유전율 2.17, 유전손실 0.0002)를 이용한 테스트 보드에 실장 하여 측정을 진행하였다. Face-down 구조로 내장한 모듈은 Face-up 구조에 비해 Bare-die chip의 RF signal패드에서부터 형성된 패턴까지의 배선 길이가 짧아 이득 성능이 좋을 것이라 예상하였지만, Bare-die chip에 위치한 Ground가 Through via를 통해 접지되는 만큼 Drive amplifier에 Ground가 확보되지 않아 발진이 발생한다는 것을 확인하였다. 반면 Bare-die chip의 G round가 부착되는 PCB의 패턴에 직접적으로 접지되는 Face-up 구조는 25 GHz에서부터 30 GHz까지 약 10 dB 이상의 안정적인 이득 특성을 냈으며 목표주파수 대역인 28 GHz에서의 이득은 12.32 dB이다. Face-up 구조로 내장한 모듈의 출력 특성은 신호 발생기와 신호분석기를 사용하여 측정하였다. 신호 발생기의 입력전력(P_in)을 -10 dBm에서 20 dBm까지 인가하여 측정하였을 때, 구현한 내장형 모듈의 이득압축점(P_1dB)는 20.38 dB으로 특성을 확인할 수 있었다. 측정을 통해 본 논문에서 사용한 Drive amplifier와 같은 Bare-die chip을 PCB에 내장할 때 Ground 접지 방식에 따라 발진이 개선된다는 것을 검증하였으며, 이를 통해 Chip Face-up 구조로 Drive amplifier를 내장한 모듈은 밀리미터파 대역의 통신 모듈에 충분히 적용될 수 있을 것이라고 판단된다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 1999년도 1st Korea-Japan Advanced Semiconductor Packaging Technology Seminar
• /
• pp.45-61
• /
• 1999

General trend in electronics industry towards multimedia in the 21 century is presented here. All equipments require fast graphic processing together with thin and lightweight assembly technology. In Japan, CSP was developed and applied to mobile equipments for several years, and recently stacked die assembly technology is being developed. In addition, so-called flip chip technology is also being developed and which is applied to MCP and MCM little by little these days. Here current packaging technology in Japan is presented including above.