• 대한전자공학회논문지SD
• /
• 제48권11호
• /
• pp.48-56
• /
• 2011

전기적인 조정(tuning) 시스템에 사용하기 위해, 차동출력을 갖는 새로운 A급 $CCII{\pm}$와 이를 이용한 출력 전류 제어가능한 CCII+를 설계하였다. 설계한 $CCII{\pm}$는 종래의 CCII+와 상보적인 교차 전류원으로 구성된다. 또한, 출력 전류 제어가능한 CCII+는 제안한 $CCII{\pm}$와 단일 출력을 갖는 전류 이득 증폭기로 구성된다. 시뮬레이션 결과 $CCII{\pm}$는 $1.9{\Omega}$의 전류 입력단자의 임피던스와 우수한 전압 및 전류 폴로워 특성을 갖고 있다는 것을 확인하였다. 제안한 CCII+는 $100{\mu}A$에서 10mA의 바이어스 제어 전류 범위에서 10MHz의 3-dB 주파수을 갖고 있으며, 출력 전류 제어 범위는 4-디케이드(decade)이다. CCII+의 전력소비는 ${\pm}2.5V$ 공급전압에서 4.5mW이다.

• 대한전자공학회논문지SD
• /
• 제38권10호
• /
• pp.754-764
• /
• 2001

고정도 전류-모드 신호 처리를 위한 낮은 전류-입력 임피던스를 갖는 A급 바이폴라 제 2세대 전류 콘베이어(CCII)와 그것의 오프셋 보상된 CCII를 제안하였다. 제안한 CCII는 전류 입력을 위한 정류된 전류-셀, 전압 입력을 위한 이미터 폴로워, 그리고 전류 출력을 위한 전류 미러로 구성된다. 이 구성에서, 전류 입력단자의 임피던스를 줄이기 위해 두 입력 단은 전류 미러에 의해 결합되었다. 실험 결과, CCII의 전류 입력단자의 임피던스는 8.4 Ω 이하였고, 전류 입력 단자의 오프셋 전압은 40 mV로 나타났다. 이 오프셋을 줄이기 위하여 오프셋 보상된 CCII는 제안한 CCII의 회로 구성에 다이오드-결선된 npn과 pnp 트랜지스터를 첨가시켰다. 실험 결과, 오프셋 보상된 CCII의 전류 입력 단자의 임피던스는 2.1Ω이하였고, 전압 오프셋은 0.05mV로 나타났다. 제안한 두 CCII을 전압 폴로워로 사용할 때 3-dB 차단 주파수는 30 MHz이었다. 전력 소비는 6 mW이다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.143-152
• /
• 2004

새로운 구성의 저전력 광대역 바이폴라 전류 콘베이어(CCII)를 제안하고 이것을 이용한 유니버셜 계측 증폭기(UIA)를 설계하였다. 설계된 CCII는 정확한 전류 및 전압 전달특성과 낮은 전류 입력단자의 임피던스를 위해 종래의 AB급 CCII의 회로에 적응성 전류 바이어스 회로를 사용하였다. 설계된 UIA는 제안한 2개의 CCII와 4개의 저항기만으로 구성되며, 입력 신호의 선택과 저항기의 사용에 따라, 3가지 종류의 계측 증폭기를 실현할 수가 있다. 시뮬레이션 결과, 제안한 CCⅡ는 2.0Ω의 전류 입력 임피던스를 갖고, 이 CCII를 전압 증폭기로 응용할 때 0에서 50㎑까지의 주파수 범위에서 최대 60㏈의 이득을 갖고 있다는 것을 확인하였다. 또한, -100㎃에서 100㎃까지의 전류 범위에서도 우수한 전류 폴로워 특성을 갖고 있다는 것을 확인하였다. 설계된 UIA는 저항기의 정합에 관계없이 3가지 계측 기능을 갖고 있다는 것을 확인하였다. 완전-차동 전압 계측 증폭기로 사용할 때 0에서 100㎑까지의 주파수 범위에서 40㏈의 전압 이득을 갖고 있다. 공급 전압 ±2.5V에서 CCII와 UIA의 전력 소비는 각각 0.75㎽와 1.5㎽이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.971-974
• /
• 1999

A offset compensated class A bipolar second-generation current conveyor (CCII) for high-accuracy current-mode signal processing was proposed. The CCII adopts two diode-connection transistor between voltage input and voltage output to reduce offset voltage. Experiments show that the proposed CCII has offset voltage of 0.05 ㎷, input impedance of 2 Ω and the 3-㏈ cutoff frequency of 30 MHz when used a voltage amplifier. The power dissipation is 6 ㎷.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.80-87
• /
• 2013

저가, 광대역, 그리고 넓은 이득 제어 범위를 갖는 전자 계측 시스템을 실현하기 위한 정극성 전류 컨베이어(positive polarity current-conveyor : CCII+)를 사용한 새로운 계측 증폭기(instrumentation amplifier : IA)를 설계하였다. 이 IA는 두 개의 CCII+, 세 개의 저항 그리고 한 개의 연산 증폭기(operational amplifier : op-amp)로 구성된다. 동작 원리는 두 입력 전압의 차가 전압 및 전류 폴로워(follower) 사용되는 두 개의 CCII+에 의해 각각 동일한 전류로 변환되고 이 전류는 op-amp의 (+)단자의 저항기와 귀환 저항기를 통과시켜 출력 전압을 구하는 것이다. IA의 동작 원리를 확인하기 위해 AB급 CCII+를 설계하였고 상용 op-amp LF356을 사용하여 IA를 구현하였다. 시뮬레이션 결과 CCII+를 사용한 전압 폴로워는 ${\pm}$4V의 선형범위에서 0.21mV의 오프셋 전압을 갖고 있었다. IA는 1개의 저항기의 저항값 변화로 -20dB~+60dB의 이득을 갖고 있으며, 60dB에 대한 -3dB 주파수는 400kHz이였다. 제안한 IA의 외부의 저항기의 정합이 필요 없고 다른 저항기로 오프셋을 조절할 수 있는 장점을 갖고 있다. 소비전력은 ${\pm}$5V 공급전압에서 130mW이였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.743-746
• /
• 2002

This paper proposes the design of a current-mode CCII-based 2$\^$nd/ _order bandpass biquad filter from a grounded series capacitor and frequency-dependent negative conductor ( C-D ) immittance function simulator using the macro model of a commercial available CCII+, AD844, from Analog Devices, Inc. The results are compared with the other results those are designed using ideal model of CCII-. The gain and phase deviations; due to the effects of passive sensitivity, active sensitivity, gain sensitivity and component variability; are considered using Monte-Carlo analysis of PSpice program.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.755-758
• /
• 2002

This paper presents a second-generation CMOS current conveyor (CCII) consisting of a rail-to-rail complementary N- and P-channel differential input stage for the voltage input, a class AB push-pull stage for the current input, and current mirrors far the current outputs. The CCII was implemented using a double-poly triple-metal 0.6 ${\mu}$m n-well CMOS process, to confirm its operation experimentally. A prototype chip achieves a rail-to-rail swing ${\pm}$2.4 V under ${\pm}$2.5 V power supplies and shows the exact voltage and current following performances up to 100 MHz. Because of its high performances, the CCII proposed herein is quite useful for a building block of current-mode circuits. The applications of the proposed CCII to current-mode filters are also described.

• 전자공학회논문지C
• /
• 제34C권10호
• /
• pp.19-26
• /
• 1997

Novel class AB CMOS second-generation current conveyors (CCII) using 0.6.mu.m n-well CMOS process for high-frequency current-mode signal processing were developed. The CCII for low power operation consists of a class AB push-pull stage for the current input, a complementary source follower for the voltage input, and a cascode current mirror for the current output. In this architecture, the two input stages are coupled by current mirrors to reduce the current input impedance. Measurements of the fabricated CCII show that the current input impedance is 875.ohm. and the bandwidth of flat gain when used as a voltage amplifier extends beyond 4MHz. The power dissipation is 1.25mW and the active chip area is 0.2*0.15[mm$\^$2/].

• 전자공학회논문지C
• /
• 제34C권9호
• /
• pp.1-9
• /
• 1997

Novel class A CMOS second-generation current conveyors (CCII) using 0.6.mu.m n-well standard CMOS process for high-frequency current-mode signal processing were developed. The CCII consists of a regulated current-cell for the voltage input and a cascode current mirror for the current output. In this architecture, the two input stages are coupled by current mirrors to reduce the current input impedance. Measurements of the fabricated cCII show that the current input impedance is 308 .ohm. and the 3-dB cutoff frequency when used as a voltage amplifier extends beyond 10MHz. The linear dynamic ranges of voltage and current are from -0.5V to 1.5V and from -100.mu.A to +120.mu.A for supply voltage V$\_$DD/ = -V$\_$SS/=2.5V, respectively. The power dissipation is 2 mW and the active chip area is 0.2 * 0.2 [mm$\^$2/].

• 한국통신학회논문지
• /
• 제8권3호
• /
• pp.91-95
• /
• 1983

본 논문의 목적은 2개의 CCII와 최소의 수동소자를 사용하여 이상적인 FDNR을 실현하는데 있다. 제안된 회로는 두 커패시터가 동시에 접지되면서 동일한 값을 갖는다는 점에서 기존회로보다 IC화에 유리함을 고찰하고 아울러 이 회로를 elliptic 필터에 적용하고 실험을 통하여 주파수 특성을 확인함으로써 그 타당성을 입증하였다.