• 제목/요약/키워드: CAN FD

검색결과 189건 처리시간 0.023초

차량 내 네트워크 기술 (In-Vehicle Network Technologies)

  • 이성수
    • 전기전자학회논문지
    • /
    • 제22권2호
    • /
    • pp.518-521
    • /
    • 2018
  • 차량 내부의 다양한 전자장치를 연결하는 차량 내 통신(IVN: in-vehicle network)은 실시간성, 저잡음성, 고신뢰성, 고유연성 등이 필요하며 CAN(controller area network), CAN-FD(CAN flexible data rate), FlexRay, LIN(local interconnect network), SENT(single edge nibble transmission), PSI5(peripheral sensor interface 5) 등 다양한 기술이 있다. 본 논문에서는 이들 기술의 동작 원리에 대해 살펴보고 각 기술의 적용 대상과 장단점에 대해 설명한다.

시간영역에서 유한요소법을 이용한 지진시의 지반응답해석 (Site Response Analysis in Time Domain Using Finite Element)

  • 류희룡;이재영;박영택
    • 한국농공학회논문집
    • /
    • 제48권6호
    • /
    • pp.45-56
    • /
    • 2006
  • The finite element method is a practical tool to compute the response of the irregularly layered soil deposit to the base-rock motions. The method is useful not only in estimating the interaction between the structure and the surrounding soil as a whole and the local behavior of the contacting area in detail, but also in predicting the resulting behavior of the superstructure affected by such soil-structure interactions. However, the computation of finite element analysis is marched in the time domain (TD), while the site response analysis has been carried out mostly in the frequency domain (FD) with equivalent linear analysis. This study is intended to compare the results of the TD and FD analysis with focus on the peak response accelerations and the predominant frequencies, and thus to evaluate the applicability and the validity of the finite element analysis in the site response analysis. The comparison shows that one can obtain the results very close to that of FD analysis, from the finite element analysis by including sufficiently large width of foundation in the model and further by applying partial mode superposition. The finite element analysis turned out to be well agreeing with FD analysis in their computed results of the peak acceleration and the acceleration response spectra, especially at the surface layer.

푸리에 서술자를 이용한 물체 인식 (Object Recognition by Fourier Descriptor)

  • 오춘석;박용범
    • 한국정보처리학회논문지
    • /
    • 제1권1호
    • /
    • pp.73-80
    • /
    • 1994
  • 푸리에 서술자는 물체의 경계를 표현하는 일반적인 방법이다. 본 논문에서는 이 푸리에 서술자를 이용하여 물체를 인식할 수 있는 알고리즘을 구축하고 실제로 8가지 의 도구들을 구분 인식할 수 있는지를 직접 적용하여 알고리즘의 타당성 검토와 여러 분야에 응용될 수 있음을 추론하였다. 이 알고리즘 구축은 이미지 형성과정과 물체 인식 과정으로 분리하여 생각한다. 이미지 형성 과정은 가능한 인식을 용이하도록 적 절한 조도, 투영시각, 배경과 물체간에 선명한 대비를 이루는 것이 중요하다. 물체 인식과정은 푸리에 서술자와 경계선 매칭을 사용하여 여러 물체 가운데 최소 거리를 산출한 것을 인식한다. 또한 물체가 회전, 위치 변위, 확대 축소 변형에도 인식이 가 가능한지를 시험한다. 인식 과정을 신속히 수행하기 위해 푸리에 서술자 1024개중에 1/4 만을 사용하여 이를 달성한다.

  • PDF

Power Allocation for Opportunistic Full-Duplex based Relay Selection in Cooperative Systems

  • Zhong, Bin;Zhang, Dandan;Zhang, Zhongshan
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제9권10호
    • /
    • pp.3908-3920
    • /
    • 2015
  • In this paper, performance analysis of full-duplex (FD) relay selection under decode-and-forward (DF) relaying mode is carried out by taking into account several critical factors, including the distributions of the received signal-to-noise ratio (SNR) and the outage probability of wireless links. The tradeoff between the FD and half-duplex (HD) modes for relay selection techniques is also analyzed, where the former suffers from the impact of residual self-interference, but the latter requires more channel resources than the former (i.e., two orthogonal channels are required). Furthermore, the impact of optimal power allocation (OPA) on the proposed relay-selection scheme is analyzed. Particularly, the exact closed-form expressions for outage probability of the proposed scheme over Rayleigh fading channels are derived, followed by validating the proposed analysis using simulation. Numerical results show that the proposed FD based scheme outperforms the HD based scheme by more than 4 dB in terms of coding gain, provided that the residual self-interference level in the FD mode can be substantially suppressed to the level that is below the noise power.

Strained-Silicon-on-Insulator (sSOI) 기판을 이용한 Capacitorless 1-Transistor DRAM 소자 (A Capacitorless 1-Transistor DRAM Device using Strained-Silicon-on-Insulator (sSOI) Substrate)

  • 김민수;오준석;정종완;이영희;정홍배;조원주
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2009년도 하계학술대회 논문집
    • /
    • pp.95-96
    • /
    • 2009
  • A fully depleted capacitorless 1-transistor dynamic random access memory (FD 1T-DRAM) based on a sSOI strained-silicon-on-insulator) wafer was investigated. The fabricated device showed excellent electrical characteristics of transistor such as low leakage current, low subthreshold swing, large on/off current ratio, and high electron mobility. The FD sSOI 1T-DRAM can be operated as memory device by the floating body effect when the substrate bias of -15 V is applied, and the FD sSOI 1T-DRAM showed large sensing margin and several milli seconds data retention time.

  • PDF

An investigation into the application of fractals for rock roughness estimation

  • Pal S. K.;Chakravarty D.
    • 한국지구물리탐사학회:학술대회논문집
    • /
    • 한국지구물리탐사학회 2003년도 Proceedings of the international symposium on the fusion technology
    • /
    • pp.66-71
    • /
    • 2003
  • Profiles of naturally fractured surfaces of three sedimentary rock samples were plotted from the measured data using a mechanical profilometer. Fractal dimension of these profiles were computed and statistical F-test indicates that fractal dimension (FD) values can be used as a parameter for distinguishing the rock types. The comparison between FD values and a commonly used profile-roughness parameter called the Mayer's $Z_2$ parameter shows the superiority of the FD values as roughness estimator. Two-dimensional fractal roughness parameters of the same naturally fractured rock surfaces were also studied from their scanning electron microscopic (SEM) images at various magnification levels. The most suitable level of magnification of the SEM images for the study of the 2-D fractal roughness parameter was identified. The values of 2-D fractal roughness parameter for three different rocks were also compared using different methods of fractal dimensioning.

  • PDF

Isolated facial diplegia variant of Guillain-Barré syndrome with anti-GM1 IgG antibody

  • Jung, Jin Ho;Lee, Sukyoon;Seo, Jung Hwa;Bae, Jong Seok;Shin, Kyong Jin;Kim, Jong Kuk;Yoon, Byeol-A;Oh, Seong-il
    • Annals of Clinical Neurophysiology
    • /
    • 제24권1호
    • /
    • pp.17-20
    • /
    • 2022
  • Facial diplegia (FD) rarely occurs as a regional Guillain-Barré syndrome (GBS) variant. A 70-year-old male presented with bifacial weakness that had started on the left side and extended to the right after several days. He was then treated using steroids and gradually improved. Serum antiganglioside antibody testing revealed positivity for anti-GM1 IgG antibodies. FD can be idiopathic, but it is an uncommon GBS variant. The ganglioside antibody test may increase the possibility of diagnosing isolated FD.

화재진압대원을 위한 심폐소생술 훈련프로그램 개발 (Development of cardiopulmonary resuscitation training program for firefighters)

  • 손정원
    • 한국응급구조학회지
    • /
    • 제26권3호
    • /
    • pp.161-184
    • /
    • 2022
  • 연구 목적: 본 연구는 화재 현장에서 발생한 심정지 소방관의 소생률 향상을 위하여 화재진압대원을 위한 심폐소생술 훈련프로그램(FD-CPR)을 개발하고자 하였다. 연구 방법: 행동주의 이론을 전제로 한 FD-CPR 교수설계 모형을 3단계(분석, 설계, 개발) 절차에 따라 개발하였으며, 7명의 전문가 집단(응급의학과 교수 1인, 응급구조학과 교수 1인, 교육학과 교수 1인, 소방학교 교수 2인, 현장 활동 15년 이상 대원 2인)의 내용 타당도 검증(CVI)과 예비 실험을 거쳐 완성하였다. 연구 결과: 7개 절차로 구성된 시나리오 및 16개 항목으로 구성된 수행 능력 평가도구를 개발하였다. 평가도구의 난이도는 평균 41.16%, 변별도는 0.32로 나타나 난이도가 고르며, 변별도가 높은 것으로 확인되었다. 이후, 총 80분짜리 훈련프로그램을 개발하였고, 전문가 7인의 내용 타당도 검증 결과 1.0으로 높았다. 결 론: 본 연구를 통해 국내 처음으로 개발된 화재진압대원을 위한 기본 심폐소생술 훈련프로그램은 화재진압대원들의 심폐소생술 수행 능력 향상에 효과가 있는 것으로 나타났다. 이에 소방학교 신규 화재진압대원 교육과정에 본 프로그램을 넣게 된다면, 심폐소생술에 대한 반복훈련이 이뤄질 수 있으므로 심폐소생술의 수행 능력은 유지될 것이고, 나아가 심정지 동료의 소생률 향상에도 이바지할 수 있을 것으로 기대한다.

Optimization Analysis of the Shape and Position of a Submerged Breakwater for Improving Floating Body Stability

  • Sanghwan Heo;Weoncheol Koo;MooHyun Kim
    • 한국해양공학회지
    • /
    • 제38권2호
    • /
    • pp.53-63
    • /
    • 2024
  • Submerged breakwaters can be installed underneath floating structures to reduce the external wave loads acting on the structure. The objective of this study was to establish an optimization analysis framework to determine the corresponding shape and position of the submerged breakwater that can minimize or maximize the external forces acting on the floating structure. A two-dimensional frequency-domain boundary element method (FD-BEM) based on the linear potential theory was developed to perform the hydrodynamic analysis. A metaheuristic algorithm, the advanced particle swarm optimization, was newly coupled to the FD-BEM to perform the optimization analysis. The optimization analysis process was performed by calling FD-BEM for each generation, performing a numerical analysis of the design variables of each particle, and updating the design variables using the collected results. The results of the optimization analysis showed that the height of the submerged breakwater has a significant effect on the surface piercing body and that there is a specific area and position with an optimal value. In this study, the optimal values of the shape and position of a single submerged breakwater were determined and analyzed so that the external force acting on a surface piercing body was minimum or maximum.

시리얼 데이터 통신을 위한 기준 클록이 없는 3.2Gb/s 클록 데이터 복원회로 (A 3.2Gb/s Clock and Data Recovery Circuit without Reference Clock for Serial Data Communication)

  • 김강직;정기상;조성익
    • 전자공학회논문지SC
    • /
    • 제46권2호
    • /
    • pp.72-77
    • /
    • 2009
  • 본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.