• 한국콘텐츠학회논문지
• /
• 제16권6호
• /
• pp.103-113
• /
• 2016

서스펜스는 다양한 기법들이 상호 유기적으로 관객의 지각에 영향을 주어 구현된다. 이러한 다양한 기법들은 형식적 체계로서 제한된 공간과 더불어 고립감을 유발시킨다. 뿐만 아니라 이는 관객에게 벗어날 수 없을 것 이라는 정서적 체험의 강도를 높여주며 깊이 또한 강화시켜주는 역할을 하게 된다. 본 연구에서는 제한된 공간을 소재로 활용한 영화 <베리드 Buried> (2010)와 <127시간 127 Hours> (2010)을 분석대상으로 삼아 살펴보고자 하였다. 이를 통해, 치밀한 시점의 전환과 플래시백을 분석하고, 서스펜스 표현의 의미를 제고해 보는 것이 본 연구의 연구목적이다. 시점의 전환을 기반으로 서스펜스가 어떻게 표현되는지, 나아가 플래시백이 어떻게 심리와 감정을 전달하는지 고찰해보고자 한다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제51권1호
• /
• pp.5-14
• /
• 2002

In this paper, we analyze inductive interference in conductive material around 345 kV power transmission line, and evaluate the effects of mitigation wires. Finite element method (FEM) is used to numerically compute induced eddy currents as well as magnetic fields around powder transmission lines. In the analysis model, geometries and electrical properties of various elements such as power transmission line, buried pipe lines, overhead ground wire, and conducting earth are taken into accounts. The calculation shows that mitigation wire reduces fairly good amount of eddy currents in buried pipe line. To find the optimum magnetic field shielding location of mitigation wire, we applied evolution strategy algorithm, a kind of stochastic approach, to the analysis model. Finally, it was shown that we can find more effective shielding effects with optimum location of one mitigation wire than with arbitrary location of multi-mitigation wires around the buried pipe lines.

• 한국지반환경공학회 논문집
• /
• 제15권10호
• /
• pp.53-62
• /
• 2014

국내의 경우 하수관으로 많이 사용되어 온 관종은 콘크리트 흄관으로 대표되는 강성관이 주를 이루고 있으나, 시간 경과에 따른 관 부식 및 수밀성 부족 등의 이유로 사용이 급격히 감소하고 있다. 반면에 연성관은 부식에 강할 뿐만 아니라 자재의 무게가 경량이어서 시공성이 우수한 장점이 있어 사용이 증가하고 있는 실정이다. 그러나 연성관에 대한 시장의 신뢰성 부족과 미흡한 다짐관리로 인한 국부적인 파손사례가 발생하고 있어 이에 대한 원인분석 및 관리방안이 필요한 실정이다. 이에 본 연구에서는 시공순서, 관의 강성, 관 하부 콘크리트 기초의 강도, 관 하부 모래기초의 다짐도, 관 주변 모래의 다짐도 및 관 상단 되메움재의 다짐도 등을 변화시켜 가며 각각의 조건에 따른 관의 변형특성을 수치해석을 통하여 평가하였다. 평가결과 각 인자에 대한 영향을 확인할 수 있었으며 특히 연성관의 경우 관 주변 모래의 품질관리가 중요한 것으로 나타났다.

• 한국전산구조공학회논문집
• /
• 제28권2호
• /
• pp.177-185
• /
• 2015

도시기반 라이프라인은 지진발생시 시설물의 붕괴뿐만 아니라 붕괴로 인한 도시기능 마비, 대형화재와 같은 2차 피해를 동반하여 막대한 사회 경제적 손실을 야기할 것으로 예측된다. 이에 대한 대비책으로 국내에서는 지진재해대응시스템을 운영 중이며, 지진재해대응시스템은 각 시설물별 지진취약도 모델을 통해서 시설물의 파괴확률을 산정하고, 지진재해 정도를 평가한다. 따라서 본 논문에서는 국내 지반특성을 고려하여 도시기반 라이프라인 시설물 중 매설가스배관의 시간이력 해석을 수행하였고, 확률론적인 해석방법인 최우도추정법을 이용하여 지진취약도 모델을 개발하였다. 해석모델은 국내 대표도시인 서울지역에 매설된 고압관과 중압관으로 선정하였으며, 지반의 모델링은 Winkler foundation 모델을 이용하였다. 또한 개발된 취약도 모델의 GIS 적용방안을 제시하였다.

• 대한전자공학회논문지
• /
• 제27권11호
• /
• pp.1-8
• /
• 1990

4개의 Quantum well을 갖는 GRINSCH InGaAs/Inp Buried Heterostructure의 laser diode 12개로 구성되어 있는 12-laser diode array를 제작하여, 각 laser diode의 전자 흡수 영역의 인가 전압에 의하여 lasing 작용을 조절할 수 있는 가능성을 조사하였다. 12개의 V가 홈을 갖는 Si V-groove와 12개의 광섬유를 이용하여 12-laser diode array의 빛출력을 coupling하여 전자 흡수영역의 인가 전압의 변화에 따른 각 laser diode의 여러특성을 조사하였다. 마지막으로 12-laser diode array와 Si V-Groove와 광섬유를 이용하여 디지털 논리 gate들로 구성되어 있는 전자 회로 board들 간의 광대역 근거리 통신 및 B-ISDN을 위한 central office와 가입자 간의 통신을 구현하는 방법에 대하여 생각해 보았다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1995년도 춘계학술대회 논문집
• /
• pp.172-176
• /
• 1995

Schemes to trap weakly absorbed light into the cell have played an important role in improving the efficiency of both amorphous and crystlline silicon solar cells. One class of scheme relies on randomizing the direction of light within the cell by use of Lambertian(diffuse)surfaces. A second class of scheme relies on the use fo well defined geometrical features to control the direction of light wihin the cell, Widly used geometrical features in crystalline silicon solar cells are the square based pyramids and V-shaped grooves formed in (100) orientated surfaces by intersecting(III) crystallographic planes exposed by anisotropic etching. 18.5% conversion efficiency of Buried Contact Solar Cell with pyramidally textured surface has been achieved. 18.5% efficiency of silicon solar cell is one the highest record in the world The efficieny of cell without textured surface was 16.6%, When adapting textured surface to the Cell, the efficiency has been improved over 12%.

• 전자공학회논문지A
• /
• 제28A권12호
• /
• pp.53-58
• /
• 1991

Hot-carrier induced degradation has been studied for the BF$_2$ ion-implanted surface-channel LDD(P$^{+}$ polysilicon gate) PMOSFET in comparison to the buried-channel structure(N$^{+}$ polysilicon gate) PMOSFET. The conditions for maximum degradation better correlated to I$_{g}$ than I$_{sub}$ for both PMOSFET's. Due to the use of LDD structure on SC-PMOSFET, the substrate current for SC-PMOSFET was shown to be smaller than that of BC-PMOSFET. The gate current was smaller as well, due to the gate material work-function difference between p$^{+}$ and n$^{+}$ polysilicon gates. From the results, it was shown that the surface-channel LDD PMOSFET is more resistant to short channel effect than the buried-channel PMOSFET.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.741-744
• /
• 2001

This paper described on the fabrication of microstructures by DRIE(Deep Reactive Ion Etching). SOI(Si-on-insulator) electric devices with buried cavities are fabricated by SDB technology and electrochemical etch-stop. The cavity was fabricated the upper handling wafer by Si anisotropic etch technique. SDB process was performed to seal the fabricated cavity under vacuum condition at -760 mm Hg. In the SDB process, captured air and moisture inside of the cavities were removed by making channels towards outside. After annealing(1000$^{\circ}C$, 60 min.), the SDB SOI structure was thinned by electrochemical etch-stop. Finally, it was fabricated microstructures by DRIE as well as a accurate thickness control and a good flatness.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 하계학술대회 논문집 Vol.3 No.2
• /
• pp.739-742
• /
• 2002

This paper described on the fabrication of microstructures by DRIE(deep reactive ion etching). SOI(Si-on-insulator) electric devices with buried cavities are fabricated by SDB technology and electrochemical etch-stop. The cavity was fabricated the upper handling wafer by Si anisotropic etch technique. SDB process was performed to seal the fabricated cavity under vacuum condition at -760 mmHg. In the SDB process, captured air and moisture inside of the cavities were removed by making channels towards outside. After annealing($1000^{\circ}C$, 60 min.), The SDB SOI structure was thinned by electrochemical etch-stop. Finally, it was fabricated microstructures by DRIE as well as an accurate thickness control and a good flatness.

• E2M - 전기 전자와 첨단 소재
• /
• 제10권10호
• /
• pp.1034-1040
• /
• 1997

A solar cell conversion effiency was degraded by grain boundary effect in polycrystalline silicon. Grain boundaries acted as potential barriers as well as recombination centers for the photo-generated carriers. To reduce these effects of the grain boundaries we investigated various influencing factors such as emitter thickness thermal treatment preferential chemical etching of grain boundaries grid design contact metal and top metallization along boundaries. Pretreatment in $N_2$atmosphere and gettering by POCl$_3$and Al were performed to obtain multicrystalline silicon of the reduced defect density. Structural electrical and optical properties of slar cells were characterized before and after each fabrication process. Improved conversion efficiencies of solar cell were obtained by a combination of pretreatment above 90$0^{\circ}C$ emitter layer of 0.43${\mu}{\textrm}{m}$ Al diffusion in to grain boundaries on rear side fine grid finger top Yb metal and buried contact metallization along grain boundaries.