• 제목/요약/키워드: Bit node

검색결과 201건 처리시간 0.024초

Multiple Node Flip Fast-SSC Decoding Algorithm for Polar Codes Based on Node Reliability

  • Rui, Guo;Pei, Yang;Na, Ying;Lixin, Wang
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제16권2호
    • /
    • pp.658-675
    • /
    • 2022
  • This paper presents a fast-simplified successive cancellation (SC) flipping (Fast-SSC-Flip) decoding algorithm for polar code. Firstly, by researching the probability distribution of the number of error bits in a node caused by channel noise in simplified-SC (SSC) decoder, a measurement criterion of node reliability is proposed. Under the guidance of the criterion, the most unreliable nodes are firstly located, then the unreliable bits are selected for flipping, so as to realize Fast-SSC-Flip decoding algorithm based on node reliability (NR-Fast-SSC-Flip). Secondly, we extended the proposed NR-Fast-SSC-Flip to multiple node (NR-Fast-SSC-Flip-ω) by considering dynamic update to measure node reliability, where ω is the order of flip-nodes set. The extended algorithm can correct the error bits in multiple nodes, and get good performance at medium and high signal-to-noise (SNR) region. Simulation results show that the proposed NR-Fast-SSC-Flip decoder can obtain 0.27dB and 0.17dB gains, respectively, compared with the traditional Fast-SSC-Flip [14] and the newly proposed two-bit-flipping Fast-SSC (Fast-SSC-2Flip-E2) [18] under the same conditions. Compared with the newly proposed partitioned Fast-SSC-Flip (PA-Fast-SSC-Flip) (s=4) [18], the proposed NR-Fast-SSC-Flip-ω (ω=2) decoder can obtain about 0.21dB gain, and the FER performance exceeds the cyclic-redundancy-check (CRC) aided SC-list (CRC-SCL) decoder (L=4).

Two-Bit/Cell NFGM Devices for High-Density NOR Flash Memory

  • Lee, Jong-Ho
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제8권1호
    • /
    • pp.11-20
    • /
    • 2008
  • The structure of 2-bit/cell flash memory device was characterized for sub-50 nm non-volatile memory (NVM) technology. The memory cell has spacer-type storage nodes on both sidewalls in a recessed channel region, and is erased (or programmed) by using band-to-band tunneling hot-hole injection (or channel hot-electron injection). It was shown that counter channel doping near the bottom of the recessed channel is very important and can improve the $V_{th}$ margin for 2-bit/cell operation by ${\sim}2.5$ times. By controlling doping profiles of the channel doping and the counter channel doping in the recessed channel region, we could obtain the $V_{th}$ margin more than ${\sim}1.5V$. For a bit-programmed cell, reasonable bit-erasing characteristics were shown with the bias and stress pulse time condition for 2-bit/cell operation. The length effect of the spacer-type storage node is also characterized. Device which has the charge storage length of 40 nm shown better ${\Delta}V_{th}$ and $V_{th}$ margin for 2-bit/cell than those of the device with the length of 84 nm at a fixed recess depth of 100 nm. It was shown that peak of trapped charge density was observed near ${\sim}10nm$ below the source/drain junction.

유비쿼터스 센서 노드를 위한 저전력 프로세서의 개발 (Design of Ultra Low Power Processor for Ubiquitous Sensor Node)

  • 신치훈;오명훈;박경;김성운
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.165-167
    • /
    • 2006
  • In this paper we present a new-generation sensor network processor which is not optimized in circuit level, but in system architecture level. The new design build on a conventional processor architecture, improving the design by focusing on application oriented specification, ISA, and micro-architectural optimization that reduce overall design size and advance energy-per-instruction. The design employs harvard architecture, 8-bit data paths, and an compact 19 bit wide RISC ISA. The design also features a unique interrupt handler which offloads periodical monitoring jobs from the main part of CPU. Our most efficient design is capable of running at 300 KHz (0.3 MIPS) while consuming only about few pJ/instruction.

  • PDF

멀티 홉 무선 센서 네트워크를 위한 부호화된 FSK 시스템의 성능 해석 (Performance Analysis of Coded FSK System for Multi-hop Wireless Sensor Networks)

  • 오규태;노재성
    • 한국항행학회논문지
    • /
    • 제11권4호
    • /
    • pp.408-414
    • /
    • 2007
  • 마이크로 센서 소자와 무선 네트워크 기술의 발전으로 인하여 에너지 효율적이고 저가격의 무선 센서 노드의 개발이 가능하게 되었다. 본 논문에서는 낮은 전력 소모와 우수한 BER(Bit Error Rate) 성능을 위해 FEC 기술을 적용한 FSK 모뎀 기반의 멀티 홉 무선 센서 네트워크를 제안한다. FEC 기술은 부호화 및 복호화를 위한 추가의 전력을 필요로 하며 센서 노드안에 구현하기 위한 복잡한 기능을 필요로 한다. 성능 평가를 위하여 본 논문에서는 채널 파라미터, 홉의 수, 전송 비트의 수, 노드사이의 거리를 함수로 하여 수신된 비트 및 부호어의 확률을 계산하였다.

  • PDF

다중 안테나 공간 다중화 릴레이 시스템을 위한 근사 최소 비트 오율 전력 할당 방법 (Approximate Minimum BER Power Allocation of MIMO Spatial Multiplexing Relay Systems)

  • 황규호;최수용
    • 한국통신학회논문지
    • /
    • 제36권4A호
    • /
    • pp.337-344
    • /
    • 2011
  • 본 논문은 모든 노드가 다중 안테나를 갖는 다중 안테나 (MIMO, multiple-input and multiple-output) 공간 다중화 (SM, spatial multiplexing) 릴레이 시스템을 비트 오율 (BER, bit error rate) 관점에서 연구한다. 제한된 전력 자원을 효율적으로 이용하기 위해서는 각 노드와 안테나에서 최적화된 전력 할당 전략이 필요하다. 본 논문은 이런 관점에서 다중 안테나 공간 다중화 릴레이 시스템을 위한 비트 오율 최소화에 기반을 둔 전력 할당 알고리즘을 제안한다. 제안된 알고리즘은 평균 비트 오율을 직접 최소화하여 얻어지며, 노드 간 (inter-node) 전력 할당 알고리즘과 안테나 간 (inter-antenna) 전력 할당 알고리즘으로 구성된다. 비트 오율 성능에 있어서, 기존의 균등 전력 할당 (EPA, equal power allocation) 알고리즘보다 추가적인 전력 소비 없이도 월등한 성능을 보인다.

Aqua-Aware: Underwater Optical Wirelesss Communication enabled Compact Sensor Node, Temperature and Pressure Monitoring for Small Moblie Platforms

  • Maaz Salman;Javad Balboli;Ramavath Prasad Naik;Wan-Young Chung;Jong-Jin Kim
    • 융합신호처리학회논문지
    • /
    • 제23권2호
    • /
    • pp.50-61
    • /
    • 2022
  • This work demonstrates the design and evaluation of Aqua-Aware, a lightweight miniaturized light emitting diode (LED) based underwater compact sensor node which is used to obtain different characteristics of the underwater environment. Two optical sensor nodes have been designed, developed, and evaluated for a short and medium link range called as Aqua-Aware short range (AASR) and Aqua-Aware medium range (AAMR), respectively. The hardware and software implementation of proposed sensor node, algorithms, and trade-offs have been discussed in this paper. The underwater environment is emulated by introducing different turbulence effects such as air bubbles, waves and turbidity in a 4-m water tank. In clear water, the Aqua-Aware achieved a data rate of 0.2 Mbps at communication link up to 2-m. The Aqua-Aware was able to achieve 0.2 Mbps in a turbid water of 64 NTU in the presence of moderate water waves and air bubbles within the communication link range of 1.7-m. We have evaluated the luminous intensity, packet success rate and bit error rate performance of the proposed system obtained by varying the various medium characteristics.

시분할 반이중 추정 후 전달 릴레이 시스템 설계 (Design of Time-Division Half-Duplex Estimate and Forward Relaying System)

  • 황인호;김지영;이정우
    • 한국통신학회논문지
    • /
    • 제37권4A호
    • /
    • pp.227-238
    • /
    • 2012
  • 본 논문에서는 시분할 반이중 릴레이 통신 시스템을 위한 추정 후 전달 (EF: Estimate and Forward) 릴레이 프로토콜을 제안한다. 기존의 EF 릴레이 프로토콜은 릴레이와 수신국 간 채널 상태가 좋을 때 적용할 수 있는 방식으로 릴레이의 위치가 송신국으로 이동할수록 성능 저하가 크다. 그러나 본 논문에서 제안하는 EF 릴레이 프로토콜은 릴레이에서의 양자화 및 송신국-릴레이 간의 전력 배분 등과 같은 동작 파라미터가 채널 상태 및 변조 차수에 따라 가변적으로 정해지므로 모든 릴레이 위치에 대해 기존의 방식에 비해 낮은 전송 오류율을 보이며 릴레이가 수신국으로부터 멀리 떨어져 있는 경우에도 낮은 전송 오류율을 보인다. 따라서 본 논문에서 제안하는 방식은 릴레이의 위치가 수시로 변하는 이동 릴레이 시스템에 적합하다. 한편, 제안된 방식이 기존의 방식에 비해 모든 릴레이 위치에서 낮은 전송 오류율을 보임을 모의실험을 통해 확인하였다.

양방향 중계채널에서 중계기 다중안테나가 물리계층네트워크 코딩의 성능에 미치는 영향 (Effect of Multiple Antennas at a Relay Node on the Performance of Physical-Layer Network Coding in Two-Way Relay Channel)

  • 박정홍;정방철;반태원
    • 한국정보통신학회논문지
    • /
    • 제20권8호
    • /
    • pp.1438-1443
    • /
    • 2016
  • 본 논문에서는 양방향 중계 채널에서 중계기에 다중안테나가 존재할 경우 물리계층 네트워크 코딩 기법의 성능분석을 수행하였다. 2개의 소스 노드는 하나의 안테나를 가진다고 가정하고 중계기에는 다중안테나가 설치되었다고 가정한다. 본 논문에서는 소스 노드와 중계노드에 각각 하나의 안테나가 존재하는 기존 시스템을 중계기에 다중안테나가 존재하는 환경으로 확장한다. 특히, 중계기에서 2개의 소스 노드들로부터 도착한 패킷을 복호하는 과정에서 각 패캣을 복호한 후 네트워크 부호화를 수행하는 개별복호기술과 소스 노드들로부터 도착한 2개의 패킷을 동시에 고려하여 직접복호하는 기술을 비교분석한다. 다중안테나기반의 중계기를 사용할 경우 물리계층 네트워크 코딩의 비트오류성능이 중계기의 안테나의 개수가 증가함에 따라 향상되는 것을 확인하였다.

효율적인 노드 삽입을 이용한 순서화된 병렬 트리-탐색 기반 저복잡도 연판정 다중 안테나 검출 알고리즘 (Low-Complexity Soft-MIMO Detection Algorithm Based on Ordered Parallel Tree-Search Using Efficient Node Insertion)

  • 김길환;박장용;김재석
    • 한국통신학회논문지
    • /
    • 제37A권10호
    • /
    • pp.841-849
    • /
    • 2012
  • 본 논문은 max-log 근사화 하에서 연판정 최대 우도 (soft-output maximum-likelihood, soft-ML) 성능을 달성하기 위한 저복잡도 연판정 다중 안테나 (soft-output multiple-input multiple-output, soft-MIMO) 검출 알고리즘을 제안한다. 제안된 알고리즘은 병렬 트리-탐색 (parallel tree-search, PTS)을 기반으로 하며, 정렬 순서를 변경한 정렬된 QR 분해 (sorted-QR decomposition, SQRD)를 채널 순서화를 위해 적용한다. 비트별 로그-우도비 (log-likelihood ratio, LLR)를 계산하는 과정에서 발생할 수 있는 공집합 문제 (empty-set problem)는 탐색 레벨별로 추가적인 노드들을 삽입함으로써 해결한다. 제안된 노드 삽입 기법에서는 선택된 노드와 반대 비트 값을 가지면서 가장 가까운 노드만 삽입되기 때문에, 연산 복잡도 측면에서 상당히 효율적이다. 제안된 알고리즘의 연산 복잡도는 기존 알고리즘 대비 약 37-74% 수준이며, $4{\times}4$ 시스템에 대한 시뮬레이션 결과, 제안된 알고리즘은 soft-ML와 비교하여 0.1 dB 미만의 성능 저하를 보였다.

비동기 협력 통신 시스템을 위한 저복잡도 Alamouti 시공간 전송 기법 (A Low-Complexity Alamouti Space-Time Transmission Scheme for Asynchronous Cooperative Systems)

  • 이영포;정다해;이영윤;송정한;윤석호
    • 한국통신학회논문지
    • /
    • 제35권5C호
    • /
    • pp.479-486
    • /
    • 2010
  • 본 논문에서는 비동기 협력 통신 시스템을 위한 주파수 분할 다중화 (orthogonal frequency division multiplexing: OFDM) 기반의 새로운 저복잡도 Alamouti 시공간 전송 기법을 제안한다. Li와 Xia에 의해 제안된 기존 기법은 목적지 노드에서 Alamouti 부호 구조를 생성하기 위해 릴레이 노드와 목적지 노드에서 추가적인 시간 전환 및 이동 연산을 요구한다. 뿐만 아니라, 릴레이 노드에서 시간 동기화 오류가 발생할 경우 심각한 비트 오류율 (bit error rate: BER) 성능 열화가 초래된다. 제안한 기법은 소스 노드에서의 심볼 조합과 릴레이 노드에서의 간단한 부호 반전 및 허수 곱을 통하여 시간 전환 및 이동 연산을 사용하지 않아도 목적지 노드에서 부 반송파 별로 Alamouti 부호 구조를 생성하여 협력 다이버시티 이득을 획득한다. 또한, 릴레이 노드에서의 순환 전치 추가 연산을 이용하여 기존 기법에서 발생하는 릴레이 노드의 시간 동기화 문제를 해결한다. 모의실험 결과를 통해 제안한 기법은 기존 기법에 비해 데이터 전송률은 절반으로 감소하지만 두 배만큼 증가한 차수가 4인 다이버시티 이득을 얻으며, 릴레이 노드에서 시간 동기화 오류가 존재할 때도 우수한 BER 성능을 획득하는 사실을 확인한다.