• 한국지구과학회지
• /
• 제23권2호
• /
• pp.194-206
• /
• 2002

This article describes the major themes to change in historical and philosophical perspectives of science education that lead the US and Korean science curriculum reform movements since 1957. Inquiry teaching and criticism of teaching science as inquiry in the late 1950s and the 1960s, Science-Technology-Society (STS) Curricula, and Science Literacy and the 1980s science literacy crisis are discussed. In the US, three major curricular projects as responses to the scientific literacy crisis are exemplary such as the Project 2061 sponsored by the American Association for the Advancement of Science, the Project on Scope, Sequence, and Coordination (SS&C) initiated by the National Science Teachers Association (NSTA), and the National Science Education Standards (NSES) published by the National Research Council. To identify how each set of national content standards differ, we compared specific content standards related to the theory of plate tectonics in Earth and Space science in grades 9-12 over the three national standards: Benchmarks of AAAS, NSES of the NRC, and SS&C of the NSTA. Against this historical background of the US science education reform movements, the curriculum reform movements in Korea is briefly discussed. In general, Korean science curriculum reform movements have reflected and resembled the recommendations of the US reform movements. In addition, it is important to note that throughout the history of curriculum revision in Korea, there have been continuing pendulum swings between a theoretical, discipline-centered curriculum and a liberal, humanistic, and student-centered curriculum, which pays more attention to students in terms of their interest and psychological preparedness. In conclusion, the sixth and seventh national science curriculum revisions reflect rather a student-centered movement by reducing technical and sophisticated topics, taking constructivism learning theory into consideration, and adding more STS related topics.

• 한국융합학회논문지
• /
• 제7권5호
• /
• pp.15-21
• /
• 2016

최근 프로세서의 집적도는 급속도로 발전하고 있으나 클락 스피드는 증가하지 않는 대신에 프로세서 내의 코어 수가 늘어나고 있는 실정으로 프로그래밍 속도 향상을 위한 방법에 대한 연구가 필수적이라 할 수 있다. 이에 본 논문에서는 현재 연산 가속화를 위해 사용되는 매니 코어 프로세서의 대표적인 인텔 제온 파이의 성능 분석을 위하여 퀀텀 에스프레소를 활용하였다. 또한 제온 파이에서 MPI 실행시 랭크의 수를 변화시키면서 성능 벤치마킹을 수행하여 하드웨어적인 성능 특성을 연구하였다. 그 결과 물리 코어가 57개인 제온파이 프로세서의 하나의 코어당 4개의 작업을 처리할 때 가장 좋은 성능을 나타내고 있으며, 물리 코어 하나에 MPI 랭크수를 4개 이상 확장하면 성능향상이 거의 일어나지 않는다. 이러한 융합 기술을 통하여 퀀텀 에스프레소의 성능 향상과 제온 파이의 하드웨어적인 특성을 확인할 수 있다.

• 정보처리학회논문지A
• /
• 제9A권3호
• /
• pp.379-386
• /
• 2002

본 논문은 자원제약 조건에서 파이프라인 데이터패스 합성을 위한 스케줄링 방법이며, 우선순위 함수를 사용하여 스케줄할 연산을 선택하는 방법들과는 달리 연산들의 배정가능범위를 점진적으로 축소하여 스케줄한다. 제안방법은 스케줄링 알고리즘과 자원제약 위반을 검출하는 판단알고리즘으로 구성되며, 연산의 배정 가능한 제어단계의 처음 또는 마지막 단계에 임시로 연산을 배정하여 스케줄링 해가 존재하는지를 평가한다. 만약 해를 발견할 수 없다면 이는 자원제약 위반에 의해 연산을 그 제어단계에 배정하는 것이 불가능함을 의미하기 때문에 그 제어단계를 제거하며, 모든 연산에 대하여 배정가능범위 축소가 없을 때까지 이 과정을 반복한다. 벤치마크에 대한 실험결과는 다른 방법들과 비교해서 개선된 스케줄링 결과를 보인다.

• 한국건설관리학회논문집
• /
• 제15권6호
• /
• pp.16-25
• /
• 2014

최근 국가정책 아젠다인 '저탄소 녹색성장'은 국가의 중요한 비젼으로 전정부차원의 노력이 이루어지고 있다. 정부는 2020년까지 세계 7대, 2050년까지 세계 5대 녹색강국으로 진입을 목표로 하고 있다. 이러한 목표를 실현시키기 위해 효율적 온실가스 감축 및 녹색국토, 교통의 조성이 중요한 시책으로 추진되고 있다. 건설산업 부문도 예외가 아니어서 에너지 및 온실가스 배출저감을 위한 정책 및 기술개발이 활발히 이루어지고 있다. 해외 선진국의 경우 가장 광범위한 대상인 도로시설물에 대한 녹색도 측정을 위한 연구가 수행되었으며 그것을 기반으로 녹색도로인증제가 적용되고 있다. 본 논문은 선진국 제도 및 사례를 벤치마킹하고 국내 도로부문에 있어 적용성을 검증하여 녹색도로인증제도의 성공적인 국내 도입에 일조 하고자 한다.

• 전자공학회논문지CI
• /
• 제42권5호
• /
• pp.1-8
• /
• 2005

SPEC CPU2000은 CPU의 성능 측정에 중점을 둔 벤치마크 프로그램으로서 표준화에 대한 노력을 바탕으로 산학계에 널리 사용되고 있으나, 하드웨어 측면에서의 특성 분석은 미비하였다. 본 논문에서는 컴퓨터 시스템의 중요한 구성 요소 중 하나인 CPU 주파수 속도의 변화에 따른 SPEC CPU2000 벤치마크의 성능 변화를 고찰하였다. x86 구조 기반의 단일 프로세서 시스템에서 CPU 주파수 속도를 제외한 다른 구성요소를 일정하게 유지하면서 SPEC CPU2000 벤치마크 프로그램의 성능을 측정함으로써 SPEC CPU2000 벤치마크 프로그램의 특성을 시스템적 측면에서 해석하였다. 실험을 통하여 SPEC CPU2000은 CPU 주파수 속도의 변화에 대하여 유연한 성능분석이 가능하도록 개별 벤치마크 프로그램의 CPU 주파수 의존도가 고르게 분포되어 있음을 알 수 있었으며, SPEC CPU2000에 대한 시스템적 측면의 해석을 제공함으로써 SPEC CPU2000을 사용하는 연구, 개발에 있어서 기반 자료로 사용될 것으로 기대된다.

• 한국공간정보시스템학회 논문지
• /
• 제11권3호
• /
• pp.79-84
• /
• 2009

삼각점, 수준점 등 국내에서 위치를 결정하는데 기본이 되는 모든 기준점은 공간정보의 기준이자 기반이 되기 때문에, 합리적이고 효율적이며, 지속적으로 관리되어야 한다. 한편 IT 및 통신기술이 발달함에 따라 공간정보를 다루는 모든 기술이 함께 발전하고 있으며, 모바일 디바이스의 대중화와 웹 2.0 환경이 구축됨에 따라 기준점의 관리를 실시간으로 가능케 하는 기술이 요구되고 있다. 이는 사용자의 편의를 보장하고 과학적이며 체계적인 기준점 관리를 도모한다. 본 연구에서는 웹 2.0 환경 하에서 Ajax 기반의 웹 어플리케이션을 설계하여 실시간으로 갱신되는 기준점 정보의 원활한 소통을 지원하고, 영상정보를 함께 제공함으로써 사용자 접근성을 강화하는 기술을 개발하였다.

• 한국인터넷방송통신학회논문지
• /
• 제12권5호
• /
• pp.123-128
• /
• 2012

최근에 이르러 디지털 시스템의 성능을 극대화하기 위하여, 멀티코어 프로세서가 상용화 되어 널리 이용되고 있다. 이러한 멀티코어 프로세서를 구성하는 단위 코어의 성능을 높이면, 적은 개수의 코어를 가지고 시스템의 성능을 크게 향상시킬 수가 있다. 본 논문에서는 순차실행 방식의 수퍼스칼라를 단위 코어로 하는 멀티코어 프로세서 아키텍쳐를 제안하였다. 그리고, 윈도우 크기가 4에서 16이고 2-코어에서 16-코어로 구성되는 멀티코어 수퍼스칼라 프로세서에 대하여, SPEC 2000 벤치마크를 입력으로 하는 광범위한 모의실험을 수행하였다. 모의실험 결과, 윈도우의 크기가 16일 때 16-코어 수퍼스칼라 프로세서는 1-코어 수퍼스칼라 프로세서보다 8.4배의 성능 향상을 가져왔다. 또한, 같은 코어 개수를 가진 멀티 코어 수퍼스칼라 프로세서의 성능이 멀티코어 RISC 프로세서의 성능의 2 배를 기록하였다.

• 한국인터넷방송통신학회논문지
• /
• 제16권5호
• /
• pp.33-38
• /
• 2016

현재 안드로이드는 유저 레벨의 데몬들을 통하여 시스템에 필요한 기능을 서비스 함수로 지원하고 IPC를 사용해 호출되도록 한다. 그런데 서비스 함수를 관리하는 작업이 빈번하게 사용되는 Critical Path 임에도 불구하고, 유저 레벨 프로세스가 수행하도록 되어 있다. 이러한 분리된 구조는 모듈성과 유연성의 관점에서 효율적이지만 복잡한 소프트웨어 스택 및 컨텍스트 스위치 오버헤드 등으로 서비스 응답 시간이 상당히 저하된다. 본 논문에서는 안드로이드 IPC 매커니즘의 병목점이 되는 부분을 분석하고 개선함으로써 이러한 문제를 해결한다. 우리는 IPC 지연 시간 중 55%가 커널과 컨텍스트 매니저 사이의 커뮤니케이션 오버헤드인 것을 발견하고, 서비스 함수 중 자주 접근되는 것들에 대한 정보는 커널 내에 캐쉬 형태로 유지하는 기법을 제안한다. 제안된 IPC 캐쉬는 안드로이드 5.0에 구현되었으며, 다양한 모바일 벤치마크를 통해 성능평가를 수행한 결과 52.9%의 성능이 향상되었다.

• 전자공학회논문지C
• /
• 제36C권1호
• /
• pp.22-33
• /
• 1999

본 논문에서는 다중의 FPGA 칩과 연결 전용 칩으로 구성되어 있는 프로그래밍이 가능한 PCB(Programmable Circuit Board)를 대상으로 주어진 회로를 분할하는 새로운 회로 분할 방법을 제안한다. 여기서 칩들간에는 상호 연결 가능한 배선 위상이 정해져 있으며 사용할 수 잇는 연결선의 수가 고정되어 있다. 그러므로 회로를 PCB상의 다중의 FPGA 칩으로 분할하기 위해서는 기존의 분할 방법과는 달리 칩들간의 연결선에 대한 제한 조건을 고려하여야 하며 이를 위하여 본 논문에서는 주어진 PCB의 모든 제한조건을 고려한 분할 방법을 제안한다. 또한 분할 속도를 개선하면서 보다 좋은 분할 결과를 얻기 위하여 다단계의 클러스터 트리를 생성하여 계층적 분할을 수행한다. 다수의 벤치마크 회로에 대하여 실험한 결과 입력회로들은 주어진 제한 조건들을 모두 만족하면서 분할되었으며 기존의 다중 분할 방법과 비교한 결과에서는 칩간의 연결선의 수가 최대 10 % 적게 사용되었다.

• 한국컴퓨터정보학회논문지
• /
• 제10권2호
• /
• pp.49-57
• /
• 2005

본 논문은 상관관계(trade-off)에 의한 CLB구조의 CPLD 저전력 기술 매핑 알고리즘을 제안하였다. 제안한 저전력 기술 매핑 알고리즘은 주어진 불린 네트워크를 DAG로 구성하여 소모전력 계산을 위한 TD(Transition Density) 계산 단계와 매핑 가능 클러스터 생성, CLB 패킹의 단계로 구성하였다. TD 계산 단계는 DAG를 구성하고 있는 각 노드들에 대한 스위칭 동작을 계산하여 전체 소모 전력을 계산하는 단계이다. 매핑 가능 클러스터 생성 단계는 주어진 CPLD의 CLB에 대한 입출력의 수와 OR 텀수를 고려하여 매핑 가능 클러스터를 생성하는 단계이다. 매핑 가능 클러스터를 생성하기 위하여 공통 노드 클러스터 병합과 노드 분할, 노드 복제의 방법을 이용한다. 제안된 알고리즘을 SIS에서 제공되는 벤치마크에 적용하여 실험한 결과 OR 텀수를 5로 했을 경우 기존의 CPLD 기술 매핑 알고리즘인 TEMPLA에 비해 30.73$\%$의 소모전력이 감소되었으며, PLAmap에 비해 17.11$\%$감소되었다.