• 한국산학기술학회논문지
• /
• 제10권5호
• /
• pp.947-954
• /
• 2009

본 논문에서는 하이브리드 커플러를 이용하여 구성하는 종래의 평형전력증폭기의 입력측 반사전력을 별도의 보조증폭기의 입력으로 활용하여 성능을 개선한 새로운 구조의 평형전력증폭기를 제안한다. 평형증폭기 내의 개별 단일 증폭기의 정합이 완벽하지 못하므로 여기에서 반사된 전력이 하이브리드 커플러의 격리단자에서 터미네이션 시키는 것이 종래의 구성이었다. 본 논문에서는 격리단자에 터미네이션 대신 보조증폭기를 연결하여 누설전력이 입력되고, 보조증폭기의 출력이 최종적인 평형증폭기의 출력에 더해지므로 출력전력과 효율이 개선된다. 제시한 구조를 검증하기 위하여 종래의 평형전력증폭기와 제안된 평형전력증폭기를 실제 제작하고 측정한 결과를 보인다. 제시한 평형전력증폭기는 종래의 평형전력증폭기보다 약 3dB의 출력전력특성, 5.2%의 전력부가효율, 그리고 $5{\sim}10\;dBc$의 IMB3 개선효과를 갖는다.

• 한국전자파학회논문지
• /
• 제18권11호
• /
• pp.1262-1270
• /
• 2007

본 논문에서는 feedforward와 post-distortion 기법을 이용하여 평형 증폭기 내에서 발생하는 혼변조 왜곡 성분을 제거할 수 있는 새로운 왜곡 상쇄 메커니즘인 cross post-distortion 선형화 기법을 제안한다. 출력 동적 영역과 대역폭 측면에서 제안하는 선형화 방식은 기존의 feedforward 방식에 뒤지지 않는 성능을 가지고 있으면서 상대적으로 높은 효율을 제공한다. 이론적 뒷받침을 위해 제안하는 시스템과 feedforward 방식의 전력 증폭기와 오차증폭기의 전력 용량을 비교 분석하였고, IMT-2000 대역에서 실제 구현을 통하여 이를 실험적으로 뒷받침하였다. 최대 출력 전력 240 W의 기지국용 상용 대전력 증폭기에 적용했을 때, wideband code division multiple access (WCDMA) 4FA 신호에 대하여 평균 출력 전력 40 dBm에서 약 18.6 dB의 개선 효과를 얻었다. 제작된 전력 증폭기는 WCDMA 신호 기준으로 feedforward 방식에 비해 약 2 % 개선된 효율을 보였다.

• 한국전자파학회논문지
• /
• 제21권8호
• /
• pp.851-856
• /
• 2010

본 논문에서는 3.5 GHz에 설계된 balanced amplifier에 DBS(Dynamic Bias Switching)를 적용하여 평균 전력에서 효율을 개선하였다. DBS는 입력 신호의 포락선 크기에 따라 전력 증폭기에 두 단계의 드레인 전압을 인가하여 효율을 개선하는 기술로써 balanced amplifier에 DBS를 적용하기 위해서 동일하게 구성된 DBS 회로를 각 단에 설치하여 실제 제작하였다. 20 MHz 대역폭과 8.5 dB의 PAR(Peak to Average Ratio)을 갖는 OFDM 신호를 사용하여 측정한 결과, 28 V 단일 드레인 전압을 사용했을 때보다 42.5 dBm에서 6 %의 PAE 개선을 나타냈다.

• 전기학회논문지
• /
• 제61권3호
• /
• pp.437-441
• /
• 2012

In this paper, we have designed and manufactured 10MHz power source for the application of short distance wireless power transmission. The designed power source consists of a DDS(direct digital synthesizer) signal generator, a buffer driver and a balanced power amplifier. Short range wireless power transmission is usually carried out by near-field inductive coupling between source and load. The distance variation between source and load gives rise to the change of load impedance of power amplifier, which has effect on the operation of power amplifier. To overcome this problem due to load variation of power amplifier, we have adopted the balanced power amplifier using the quadrature hybrid implemented by lumped capacitors and a mutually coupled coil. The experiment results show the above 40dBm output power, frequency range of 9 to 11MHz, and total DC power consumption of 36W.

• 한국전자파학회논문지
• /
• 제23권5호
• /
• pp.606-612
• /
• 2012

W-CDMA 단말기에 적용 가능한 고효율 다중 모드 balanced 전력증폭기 구조를 제안하였다. 제안된 전력증폭기는 2단 증폭기로 구성되었고, 낮은 전력 영역 및 중간 전력 영역에서 효율을 증가시키기 위해 stage-bypass 기법과 부하 임피던스 스위칭 기법이 적용되었다. 이를 통해 4가지의 고효율 전력 모드를 구현하였으며, 제안된 구조를 실험적으로 검증하기 위해 GaAs HBT 전력증폭기를 설계 및 제작하였고, 측정하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.73-74
• /
• 2007

In this paper, we design hybrid limitter balanced(HLB) power amplifier with W-CDMA signal input. Balanced power amplifier is important component that decide efficiency in communication system. General balanced power amplifier has low efficiency and high distortion characteristics. Therefore, we embodied two path with limitter that amplitude path had high efficiency amplifier using limitter and phase path had high linear amplifier to improve such problem.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.191-194
• /
• 1999

The balanced amplifier is a practical amplifier to, implement a broadband amplifier that has flat gain and good input and output VSWR. Three-stage amplifier design procedure usually divided into three partition satisfying the following requirements : low noise figure, high gain and high power output. FHX35LG HEMT device is used in the design can be obtained low noise figure at the first-stage, MGA82563 MMIC device is used in the design can be maintained high gain at the second-stage, and AHI MMIC device is used in the design can be required high power output at the third-stage. The results of three-stage balanced amplifier show that power gain is about 40㏈, noise figure is less than 1.2㏈ at operating frequency.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.326-329
• /
• 2003

In this paper, we designed and implemented a high power amplifier(HPA) to achieve the high Power Added Efficiency(PAE) over 40% at the 90W output power for the ISM-band(fo=2.45GHz). HPA presented in this paper has 3-stage drive amplifier and 1-stage final amplifier. In the final amplifier, we utilized balanced amplifier configuration with GaAs FET and each of two amplifiers has the push-pull configuration to increase PAE. From the measurement results, we obtained PAE of 42.95% at the 90.57W output power.

• ETRI Journal
• /
• 제31권5호
• /
• pp.598-600
• /
• 2009

A highly efficient and compactly integrated balanced power amplifier (PA) for W-CDMA handset applications is presented. To overcome the size limit of a typical balanced PA, a bulky input divider is integrated into a PA MMIC, and a complex output network is replaced with simple lumped-element networks. For efficiency improvement at the low output power level, one of the two amplifiers in parallel is deactivated and the other is partially operated with corresponding load impedance optimization. The implemented PA shows excellent average current consumption of 34.5 mA in urban and 56.3 mA in suburban environments, while exhibiting very good load-insensitivity under condition of VSWR=4:1.

• 한국전자파학회논문지
• /
• 제23권1호
• /
• pp.68-75
• /
• 2012

W-CDMA 단말기에 적용 가능한 balanced 전력증폭기의 load insensitivity 특성을 분석하였다. Balanced 전력증폭기 내부에 있는 두 평형(parallel) 증폭기의 부하 임피던스가 출력 부하 임피던스의 부정합(load impedance mismatch)에 따라 어떻게 변화하는지를 수식적으로 계산하였고, 이를 통해 선형성이 가장 취약한 반사 계수 위상을 조사하였다. 이 위상에서 balanced 전력증폭기는 출력단의 트랜지스터 면적을 적절히 증가시킬 경우 선형성이 개선될 수 있음을 제안하였고, 트랜지스터 면적이 서로 다른 복수개의 1단 balanced 전력증폭기를 설계하여 VSWR=4:1 반사 조건에서의 시뮬레이션을 통해 이를 검증하였다.