• 마이크로전자및패키징학회지
• /
• 제17권3호
• /
• pp.1-9
• /
• 2010

본고에서는 마이크로 접합을 위한 솔더볼 또는 범프의 기계적 신뢰성 평가에 사용되는 전단시험의 표준화 규격에 대해 고찰해 보았다. 전단시험에서 중요한 실험 조건 중 하나인 전단속도는 low speed shear test와 high speed shear test로 구분 된다. 전단속도가 빨라질수록 솔더볼에 가해지는 충격이 커지기 때문에, 소성변형에 대한 저항성이 커지게 되고, 전단강도가 커지게 된다. 그리고 이 결과는 전산모사를 통하여 확인할 수 있다. 또 하나의 중요한 실험 조건으로 전단툴의 높이가 있다. 일반적으로 전단툴의 높이가 높을수록 전단강도 값은 낮아지게 되는데, 여러 국제 규격에서 제시한 솔더볼 높이의 25% 지점을 초과한 높이에서 전단시험을 진행했을 때에는 전단시험이 진행되는 접합 계면의 면적이 줄어들어 실험결과의 신뢰도가 떨어지게 된다. 이와 같이 전단속도와 툴의 높이 등의 실험조건들이 구체적으로 규격화 되어있지 않은 채 진행 되면, 실험 결과의 신뢰도가 떨어지고, 각 계에서 진행된 연구결과를 상호 비교하기가 어렵다. 따라서 효율성을 고려한 간접 시험법 개발 및 최신 패키징기술을 반영된 특성평가 시험법의 규격, 그리고 다양한 시험 표준화는 결국 마이크로 전자패키지의 고 신뢰성으로 나타날 것이라 생각된다.

• 한국항공우주학회지
• /
• 제42권9호
• /
• pp.789-794
• /
• 2014

정지궤도급 차세대 통신위성에 탑재될 디지털신호처리기에는 디지털 고속통신을 위한 FPGA가 사용된다. 적용된 FPGA는 높은 열소산량을 가지고 있으며, 이로 인한 접합온도의 상승은 부하경감 요구조건을 만족하기 어렵고 장비의 수명과 신뢰도 저하의 주요 원인이다. 지상과는 달리 우주환경에서의 전장품의 열제어는 대부분 열전도를 통하여 이루어지고 있다. CCGA 또는 BGA 형태의 FPGA는 인쇄회로기판에 장착되지만, 인쇄회로기판의 열전도율은 FPGA의 열제어에 효율적이지 못하다. FPGA의 열제어를 위하여 부품 리드와 하우징을 직접 연결하는 히트싱크를 제작하였으며, 우주인증레벨의 열진공시험을 통하여 그 성능을 확인하였다. 높은 전력소모량을 가진 FPGA는 우주환경에 적용하기 어려웠으나, 히트싱크를 적용함으로써 부하경감 온도 마진을 확보하였다.

• 마이크로전자및패키징학회지
• /
• 제18권3호
• /
• pp.59-65
• /
• 2011

소형화, 박형화 및 집적화의 경향에 따라 FCBGA가 휴대폰과 같은 전자제품에 활발히 사용되고 있다. 그러나, 플립칩은 전기적 저항에 의한 열이 필연적으로 발생하며, 발생된 열은 패키지의 소형화에 따라 열의 분산 면적 감소로 인하여 발열의 증가가 나타나게 된다. 발열은 온도와 응력에 민감하게 반응하는 소자의 수명을 저해하고, 시스템에 있어 고장의 발생을 가져올 수 있다. 따라서 본 논문에서는 플립칩의 발열문제를 해결하기 위하여 Comsol 3.5a의 heat transfer module을 이용하여 FCBGA의 발열 특성을 정량적으로 분석하였다. 그리고 열 문제를 해결하기 위하여 시뮬레이션을 통한 새로운 마이크로 구조가 부착된 플립칩을 제안하였다. 또한 마이크로 패턴 구조의 형상, 높이, 간격에 대한 열 소산을 분석함으로써, 기존 플립칩에 비하여 열소산 특성이 18% 향상됨을 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제23권6호
• /
• pp.481-486
• /
• 2010

ENIG (electroless Ni immersion gold) is one of surface finishing which has been most widely used in fine pitch SMT (surface mount technology) and BGA (ball grid array) packaging process. The reliability for package bondability is mainly affected by interfacial reaction between solder and surface finishing. Since the behavior of IMC (intermetallic compound), or the interfacial reaction between Ni and solder, affects to some product reliabilities such as solderability and bondability, understanding behavior of IMC should be important issue. Thus, we studied the properties of ENIG with P contents (9 wt% and 13 wt%), where the P contents is one of main factors in formation of IMC layer. The effect of P content was discussed using the results obtained from FE-SEM(field-emission scanning electron microscope), EPMA(electron probe micro analyzer), EDS(energy dispersive spectroscopy) and Dual-FIB(focused ion beam). Especially, we observed needle type irregular IMC layer with decreasing Ni contents under high P contents (13 wt%). Also, we found how IMC layer affects to bondability with forming continuous Kirkendall voids and thick P-rich layer.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2003년도 정기총회 및 학술대회
• /
• pp.69-72
• /
• 2003

This paper presents a signal processing IC for digital HDTV, which is designed to operate in bunt-in HDW or in HD-set-top Box. The chip supports de-multiplexing an ISO/IEC 13818-1 MPEG-2 TS stream. It decodes MPEG-2 MP@HL video bitstream, and provides high-quality scaled video for display on HDTV monitor. The chip consists of ARM7TDMI for TS-Demux, PCI interface, Audio interface, MPEG2 MP@HL video decoder Display processor, Graphic processor, Memory controller, Audio int3face, Smart Card interface and UART. It is fabricated using Sam sung's 0.18-um and the package of 492-pin BGA is used.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.431-432
• /
• 2012

In the era of 20 nm scaled semiconductor volume manufacturing, Microelectronics Manufacturing Engineering Education is presented in this paper. The purpose of microelectronic engineering education is to educate engineers to work in the semiconductor industry; it is therefore should be considered even before than technology development. Three Microelectronics Manufacturing Engineering related courses are introduced, and how undergraduate students acquired hands-on experience on Microelectronics fabrication and manufacturing. Conventionally employed wire bonding was recognized as not only an additional parasitic source in high-frequency mobile applications due to the increased inductance caused from the wiring loop, but also a huddle for minimizing IC packaging footprint. To alleviate the concerns, chip bumping technologies such as flip chip bumping and pillar bumping have been suggested as promising chip assembly methods to provide high-density interconnects and lower signal propagation delay [1,2]. Aluminum as metal interconnecting material over the decades in integrated circuits (ICs) manufacturing has been rapidly replaced with copper in majority IC products. A single copper metal layer with various test patterns of lines and vias and $400{\mu}m$ by $400{\mu}m$ interconnected pads are formed. Mask M1 allows metal interconnection patterns on 4" wafers with AZ1512 positive tone photoresist, and Cu/TiN/Ti layers are wet etched in two steps. We employed WPR, a thick patternable negative photoresist, manufactured by JSR Corp., which is specifically developed as dielectric material for multi- chip packaging (MCP) and package-on-package (PoP). Spin-coating at 1,000 rpm, i-line UV exposure, and 1 hour curing at $110^{\circ}C$ allows about $25{\mu}m$ thick passivation layer before performing wafer level soldering. Conventional Si3N4 passivation between Cu and WPR layer using plasma CVD can be an optional. To practice the board level flip chip assembly, individual students draw their own fan-outs of 40 rectangle pads using Eagle CAD, a free PCB artwork EDA. Individuals then transfer the test circuitry on a blank CCFL board followed by Cu etching and solder mask processes. Negative dry film resist (DFR), Accimage$^{(R)}$, manufactured by Kolon Industries, Inc., was used for solder resist for ball grid array (BGA). We demonstrated how Microelectronics Manufacturing Engineering education has been performed by presenting brief intermediate by-product from undergraduate and graduate students. Microelectronics Manufacturing Engineering, once again, is to educating engineers to actively work in the area of semiconductor manufacturing. Through one semester senior level hands-on laboratory course, participating students will have clearer understanding on microelectronics manufacturing and realized the importance of manufacturing yield in practice.

• 한국광학회지
• /
• 제19권5호
• /
• pp.376-380
• /
• 2008

본 논문에서는 라인스캔 카메라를 통해 모든 영역의 영상을 획득하는 연구를 제안한다. 이 방법은 기존의 면적 카메라를 이용했던 방법에 비해 투영격자의 이동 횟수를 획기적으로 줄일 수 있으며, 그로 인해 측정시간이 매우 빠르고 측정정밀도도 뛰어난 장점을 가진다. 본 논문의 스캐닝 모아레 측정 방법은 넓은 영역의 3차원 형상 정보를 얻는데 매우 유익하며, 대면적의 대상물 측정 시 일반적으로 사용하는 stitching 기법을 사용할 필요가 없으므로 한번에 전 영역의 3차원 형상의 복원이 가능하여 보다 빠른 속도로 3차원 형상 정보를 얻을 수 있는 효과가 있다. 또한, 투영격자 하나만을 이용한 영사식 모아레 방식을 이용하여 작은 높이 단차를 갖는 물체의 3차원 형상을 복원하고 그 높이를 용이하게 측정 할 수 있다. 본 연구는 양산환경(Mass production)의 웨이퍼 범프 높이 검사 및 FC-CSP나 FC-BGA 범프 높이 검사 등에 활용 할 수 있으며, 실험을 통해 기존의 방법에 비해 투영격자의 이동횟수 및 측정 속도가 향상되었음을 확인하였다.