• 디지털콘텐츠학회 논문지
• /
• 제17권6호
• /
• pp.461-469
• /
• 2016

본 논문에서는 t = 2인 3진 BCH 코드를 기반으로 하는 새로운 스테가노그라피 방법을 제시한다. 제안 된 방법에서는 JPEG 영상으로부터 추출된 DCT 계수들에 데이터 은닉을 하기 위해 t = 2인 강력한 BCH 코드를 사용하였다. 제안하는 데이터 은닉 기술은 삼진 BCH 코드(t=2인 경우)에서 다양한 해결책을 찾기 위한 접근으로 제안된 룩업테이블을 사용하였다. 고안된 룩업 테이블 접근법은 데이터 은닉을 위해 수정이 필요한 DCT 계수들의 위치를 빠르고 효율적으로 연산 가능하게 하였다. 제시된 데이터 은닉 기술은 삼진 BCH 코드를 이용하는 최초의 스테가노그라피 기술이다. 실험 결과를 통해 이진 BCH 코드에 비해 삼진 BCH 코드를 사용하는 것이 우수함을 명확하게 증명하였다.

• 전자공학회논문지CI
• /
• 제47권6호
• /
• pp.1-7
• /
• 2010

이 논문은 BCH (Bose-Chaudhuri-Hocquenghem) 코드 기반의 멀티미디어 핑거프린팅의 새로운 구현 알고리즘을 나타낸다. 공모자 검출의 평가는 n-1명 까지 이루어진다. 제안된 알고리즘에서, 사용된 공모공격은 논리조합(AND, OR 그리고 XOR) 과 평균화 계산(Averaging)이다. 핑거프린팅 코드의 생성 단계는 다음과 같다. 1, BIBD {7,4,1} 코드는 생기행렬로 생성된다. 2. BIBD 코드와 BCH 코드를 결합한 새로운 인코딩 방법에서, 두 종류의 코드들은 BCH 엔코딩 처리에 의해서 핑거프린팅 코드가 된다. 3. 단계 2에서 생성된 코드는 핑거프린팅 코드가 되며 BCH {15,7}코드와 유사한 특성을 갖는다. 4. 단계 3의 핑거프린팅 코드로, 공모자 검출을 위한 공모 코드북을 만든다. 실험을 통하여 공모자 검출비는 AND 공모에서 86.6%, OR 공모에서 32.8%, XOR 공모에서 0% 그리고 평균화 공모에서 66.4%임을 각각 확인하였다. 또한 XOR 공모는 전체 공모자를 검출할 수 없는 반면에, 평균화 공모는 n-1명의 공모자를 검출 하고 OR 공모는 k명의 공모자를 검출할 수 있었다.

• 전자공학회논문지
• /
• 제51권5호
• /
• pp.20-28
• /
• 2014

본 논문에서는 분산 제어망에서 통신 오류가 발생한 노드를 실시간으로 탐지할 수 있는 기법을 제안한다. 기존의 분산 제어망은 노드 내 오류가 발생하는 지점을 탐지하기 위해, 노드 간 의존성의 영향을 고려해야 하며 이는 전체적인 분산 제어망의 성능 저하의 원인이 될 수 있다. 이를 해결하기 위하여, 본 논문에서 제안된 기법은 각 노드의 손상으로 인해 발생되는 고장노드들을 빠른 시간 내에 탐지하기 위해 단일 Bose-Chaudhuri-Hocquenghem (BCH) 비트를 Cyclic Redundancy Check (CRC) 코드에 삽입하여 기존의 CRC 코드 내 비트와 대체하는 방식을 택한다. 고장 노드 판정의 탐지 정확성을 높이기 위해 고장 가중치 계수를 통한 고장 판단 기법을 제안한다. 제안된 기법의 효용성을 증명하기 위해 MATLAB을 이용하여 모의실험 환경을 구축하고, 제안된 기법의 성능을 분석하였다. 이를 통하여, BCH 코드 내 비트 간 분배를 통해 수정되는 정도에 관계없이 CRC 코드의 성능이 우수하게 보존됨을 알 수 있었으며, 기존의 CRC 코드 기법보다 빠른 시간 내에 손상된 노드를 탐지할 수 있음을 보였다.

• 한국전자통신학회논문지
• /
• 제13권2호
• /
• pp.333-340
• /
• 2018

본 논문은 병렬 CRC 생성 방식을 적용한 BCH 코드 복호기를 소개한다. 기존에 사용되는 병렬 신드롬 생성기로 LFSR(: Linear Feedback Shift Register)을 변형한 방식을 사용하면 짧은 길이의 코드에 적용하는 데 많은 면적을 차지한다. 제안하는 복호기는 짧은 길이 코드워드의 복호화를 위해 병렬 CRC(: Cyclic Redundancy Check)에서 체크섬을 계산하는 데 사용되는 방식을 활용하였다. 이 방식은 병렬 LFSR과 비교해 중복된 xor연산을 제거해 최적화된 조합회로로 크기가 작고 짧은 전파지연을 갖는다. 시뮬레이션 결과 기존 방식 대비 최대 2.01ns의 지연시간 단축 효과를 볼 수 있다. 제안하는 복호기는 $0.35-{\mu}m$ CMOS 공정을 이용하여 설계하고 합성되었다.

• 한국산업정보학회논문지
• /
• 제7권2호
• /
• pp.1-5
• /
• 2002

본 논문에서는 무선 ATM환경에서 ATM 셀을 전송할 때 터보부호와 BCH 부호를 이용한 연쇄 부호를 제안하여 비트 오류확률, 셀 손실 확률을 분석하였다. 사용된 연쇄부호는 부호율이 1/2인 터보부호와 오류정정 능력이 5비트와 15비트를 갖는 BCH부호를 이용하였다. 연쇄부호를 사용할 경우 터보코드를 사용 할 때와 비교하여 비트 오류확률이 0.001에서 0.2㏈ 와 0.4㏈ 비트 오류확률 성능향상을 보였다. 또한 셀 손실률이 0.01에서 연쇄부호를 사용할 경우 터보코더를 사용할 때 보다는 0.1㏈ 및 0.2㏈ 개선됨을 보였다.

• 한국통신학회논문지
• /
• 제18권1호
• /
• pp.1-9
• /
• 1993

본 논문에서는 다경로 페이딩 현상이 나타나는 디지틀 이동통신 채널을 새로운 방법으로 모델링하여, 이에 적합한concatenated 코드를 구성한다. Concatenated 코드의 외부코드로는 BCH 코드를 사용하며, 내부 코드로는 콘볼루션 코드를 사용하고, 이는 일반적으로 외부 코드를 Reed Solomon 코드로 하는 다른 concatenated 코드에 비해 간단하고, 특히 외부 코드를 코드율이 높은 코드를 사용함으로써 이동통신 시스템의 환경에 부적합한 과다한 부가비트들의 사용을 피할 수 있다. 이동통신 채널에서 concatenated 코드의 성능을 구하기 위해서, 다경로 페이딩 현상과 백색 가우시안잡음 현상이 존재하는 채널을 새로운 방식으로 모델링한다. 특히 페이딩율이 8 Hz와 12 Hz인 경우에 대해 이동통신 채널의 특성을 갖는 채널을 구성한다. 모델링된 페이딩 채널에 가장 적합한 concatenated 코드를 찾기 위해, (7,4),(63,45),(63,57),(31,26) 코드를 외부 코드로 선정하여 시스템을 구성하여 비교 실험 한다.

• 한국콘텐츠학회논문지
• /
• 제16권3호
• /
• pp.91-101
• /
• 2016

본 논문은 MLC 타입 낸드 플래시 메모리의 오류 정정을 위한 병렬 BCH 복호기 설계를 제안한다. 제안된 BCH 복호기는 다중 바이트 병렬 연산을 지원한다. 병렬 계수 증가에 따른 회로 크기 증가폭을 줄이기 위해, LFSR 기반 병렬 신드롬 생성기 구조를 적용하였다. 제안된 BCH 복호기는 VHDL을 이용하여 합성되었고, Xilinx FPGA를 이용하여 동작을 검증하였다. 검증 결과 제안된 신드롬 생성기는 기존 바이트-단위의 병렬 신드롬 생성기에 비해 성능을 2.4배 증가시켰다. GFM 방식의 병렬 신드롬 생성기와 비교하여, 동작 완료에 따른 사이클 수는 동일하나, 회로 크기는 1/3 이하로 감소됨을 확인하였다.

• 융합신호처리학회논문지
• /
• 제6권4호
• /
• pp.206-211
• /
• 2005

본 논문에서는 블루투스 기저대역에 적용하기 위한 상관기와 액세스 코드 생성모듈의 설계에 대해 다룬다. 상관기와 액세스 코드 생성 모듈은 블루투스 유닛 사이의 연결설정과 패킷판별, 클록 동기화를 수행한다. 상관기 모듈은 1Mb/s 전송속도를 가지는 입력신호에 대해 슬라이딩 윈도우 상관을 취하여 유용한 패킷판별과 클록 동기화를 행하며, 그 구성은 Wallace tree 구조의 CSA(Carry Save Adder)와 임계 값 판별기로 구성된다. 액세스 코드 생성모듈은 블루투스 표준안에서 제시한 4단계의 생성과정에 따라 설계하였으며 BCH(Bose-Chadhuri-Hocquenghem)순회 부호기(cyclic code)와 제어장치로 구성된다. 의사 랜덤 시퀀스는 동기화 문제를 해결하기 위해 임의의 저장장치에 저장된 형태로 사용하였다. 본 논문에서 제시한 상관기와 액세스 코드 생성모듈은 하드웨어 묘사언어인 VHDL로 설계되었으며 시뮬레이션 및 테스트를 위해 Xilinx FPGA를 사용하여 검증하였다. 설계된 회로의 합성결과는 치대 4.689ns의 임계지연과 최대 7-bit까지의 상관허용 오차를 보여준다.

• 한국통신학회논문지
• /
• 제37권6A호
• /
• pp.438-449
• /
• 2012

본 논문에서는 다양한 CRC 코드의 성능분석을 기반으로 새로운 VHF 대역 해양 무선통신용 최적 CRC-p 코드를 제안한다. 이를 위해, 먼저 CRC 코드의 부호어 길이의 변화에 따른 미검출 오류확률과 최소해밍거리를 구하는 방법을 기술한다. 즉 순회 해밍코드나 원시 BCH 코드의 쌍대코드가 최대장 코드가 되는 것을 이용해서 천이 레지스터에 의한 간단한 회로구성으로 무게분포와 미검출 오류확률을 계산하는 방법과 MacWilliam의 항등식에 의한 최소해밍거리를 계산하는 방법을 제시한다. 다음으로 VHF 대역 해양 무선통신 시스템의 전송 프레임의 구성과 주요 통신 파라미터의 규격을 제시하고, 기존의 연구된 다양한 CRC 코드의 생성다항식을 대상으로 미검출 오류확률과 최소해밍거리의 결과를 기반으로 새로운 CRC-p 코드를 선정하고, 라이시안 해양 채널모델과 ${\pi}$/4-DQPSK 변복조기에 의한 비트오류율(BER)의 모의실험 결과를 통해 성능을 검증한다.

• 융합신호처리학회논문지
• /
• 제11권3호
• /
• pp.244-249
• /
• 2010

차세대 멀티 레벨 셀 플래시 메모리들을 위해 복잡도가 낮은 에러 정정 코드 구현에 대한 요구가 커지고 있다. 일반적으로 부 표현 (sub-expression) 들을 공유하는 것은 복잡도와 칩 면적을 줄이기 위한 효과적인 방법이다. 본 논문에서는 직렬 선형 귀환 쉬프트 레지스터 구조를 기반으로 부 표현들을 이용한 저 복잡도 m-비트 병렬 BCH 인코더 구현 방법을 제안한다. 또한, 부 표현들을 탐색하기 위한 일반화된 방법을 제시한다. 부 표현들은 패리티 생성을 위해 사용하는 행렬(생성 행렬, generator matrix)의 부 행렬 (sub-matrix)과 다른 변수들의 합과의 행렬 연산에 의해 표현된다. 부 표현들의 수는 개로 한정되며, 탐색된 부 표현들은 다른 병렬 BCH 인코더 구현을 위해 공유되어질 수 있다. 본 논문은 구현 과정에서 다수의 팬 아웃에 의해 발생하는 문제점(지연)의 해결이 아닌 복잡도(로직 사이즈) 감소에 그 목적이 있다.