• 대한수학회지
• /
• 제55권1호
• /
• pp.101-129
• /
• 2018

From an analytical perspective, we introduce a sequence of Cartier operators that act on the field of formal Laurent series in one variable with coefficients in a field of positive characteristic p. In this work, we discover the binomial inversion formula between Hasse derivatives and Cartier operators, implying that Cartier operators can play a prominent role in various objects of study in function field arithmetic, as a suitable substitute for higher derivatives. For an applicable object, the Wronskian criteria associated with Cartier operators are introduced. These results stem from a careful study of two types of Cartier operators on the power series ring ${\mathbf{F}}_q$[[T]] in one variable T over a finite field ${\mathbf{F}}_q$ of q elements. Accordingly, we show that two sequences of Cartier operators are an orthonormal basis of the space of continuous ${\mathbf{F}}_q$-linear functions on ${\mathbf{F}}_q$[[T]]. According to the digit principle, every continuous function on ${\mathbf{F}}_q$[[T]] is uniquely written in terms of a q-adic extension of Cartier operators, with a closed-form of expansion coefficients for each of the two cases. Moreover, the p-adic analogues of Cartier operators are discussed as orthonormal bases for the space of continuous functions on ${\mathbf{Z}}_p$.

• 조명전기설비학회논문지
• /
• 제17권6호
• /
• pp.39-46
• /
• 2003

본 논문에서는 디지털화 경향에 맞추어 변압기를 보호함과 아울러 감시 및 계측 등의 기능을 갖춘 변압기용 디지털 보호계전기를 개발하기 위한 하드웨어 및 실시간 처리가 가능한 소프트웨어의 구현 방법 등을 제시하였다. 특히 보호계전기의 모든 알고리즘 및 보조 프로그램들이 단일 프로세서에 의해 실시간으로 수행될 수 있도록 DSP의 DMA 제어기를 이용하여 아날로그 입력 데이터를 처리하였다. 아울러 비휘발성 메모리 (EEPROM, flash memory)에 보호계전 알고리즘의 수행에 필요한 각종 설정치, 이벤트 및 고장데이터를 저장하고 UART를 이용하여 데이터를 분석할 수 있도록 하였다. 그리고 시험용 변압기용 디지털 보호계전기를 제작하여 일본 NF 사의 보호계전기 시험기를 이용하여 변압기 보호기능 및 동작특성을 시험하여 그 성능을 입증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 전력전자학술대회
• /
• pp.134-135
• /
• 2011

이 연구의 목적은 백색 LED 광원의 색이라도 색온도에 따라 심리적 안전감과 명시성이 달라진다. 따라서 색온도를 조정할 수 있는 스탠드라이트 광원을 만들면 장시간 사물과 책을 볼 시 눈의 인지능력 향상과 눈의 피로를 감소시킬 수 있다. 본 연구를 통하여 3가지 색온도 백색 3000K 대역, 5000K 대역, 6600K 대역의 LED 광원을 이용하여 산술적 합성의 의하여 4000K 대역, 6000K 대역 등 다양하게 색온도를 구현하여 실제적으로 조명을 조사하여 인지능력과 눈의 피로가 감소 시킬 수 있는 색온도를 갖는 스탠드라이트 광원을 찾는데 목적을 둔다. 또한 4000K인 경우 3000K와 5000K LED 출력을 1:1 비율로 조사하면 4000K의 색온도가 나올 것으로 이론상 가능하고 2:1 비율로 조사하면 3500K의 색온도가 나올 것으로 예상되며 총 9가지의 산술적 조명을 구현한다. 스탠드라이트 광원을 자주 사용하는 고등학생을 대상으로 학습 분위기를 조성할 수 있는 9가지 백색 LED 색온도 광원 중 1개를 선택하여 가장 적합한 조명의 수요도 조사를 하고 본 연구의 색온도 산술적 합성 연구의 실험을 통하여 색온도가 조절 가능한 스탠드 라이트를 상용화 하는데 논문의 목적을 둔다.

• 전기학회논문지
• /
• 제59권6호
• /
• pp.1150-1158
• /
• 2010

In this paper, a new reliable portable activity monitoring device implemented with the buddhist-style bowing activity and walking step detection algorithm, is presented. In order to monitor the bowing and walking activities, miniaturized 3-axis accelerometer sensor with the sensitivity of 800 mV/g was used. After initial signal conditioning, vector magnitude of accelerometer signals was calculated. Syntactic peak detection method was used in order to feature points. All signal processing algorithms were implemented in ultra-low power microcontroller MSP430 with double precision floating point arithmetic. For evaluation, 19 young man($24.22\pm5.22$ yrs) and woman($22.28\pm2.72$ yrs) were involved. The accuracy of the proposed algorithms were 98.91 %($\pm0.011$) for walking step detection and 98.25 %($\pm0.023$) for buddhist-style bowing activity. Comparing to the commercialized pedometer accuracy, 87.1 %($\pm0.058$), the proposed walking step detection algorithms show more reliable accuracy.

• 한국멀티미디어학회논문지
• /
• 제9권12호
• /
• pp.1607-1616
• /
• 2006

The growing market of multimedia and digital signal processing requires significant data-path portions of SoCs. However, the common models for verification are not suitable for SoCs. A novel model--WGL (Weighted Generalized List) is proposed, which is based on the general-list decomposition of polynomials, with three different weights and manipulation rules introduced to effect node sharing and the canonicity. Timing parameters and operations on them are also considered. Examples show the word-level WGL is the only model to linearly represent the common word-level functions and the bit-level WGL is especially suitable for arithmetic intensive circuits. The model is proved to be a uniform and efficient model for both bit-level and word-level functions. Then Based on the WGL model, a backward-construction logic-verification approach is presented, which reduces time and space complexity for multipliers to polynomial complexity(time complexity is less than $O(n^{3.6})$ and space complexity is less than $O(n^{1.5})$) without hierarchical partitioning. Finally, a construction methodology of word-level polynomials is also presented in order to implement complex high-level verification, which combines order computation and coefficient solving, and adopts an efficient backward approach. The construction complexity is much less than the existing ones, e.g. the construction time for multipliers grows at the power of less than 1.6 in the size of the input word without increasing the maximal space required. The WGL model and the verification methods based on WGL show their theoretical and applicable significance in SoC design.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제49권6호
• /
• pp.299-306
• /
• 2000

The primary cause of air pollution by vehicles is imperfect combustion of fuel. One of the most usual causes of this imperfect combustion is the misfire in IC(Intenal Combustion) engine. Recently it is obligated for an ECU to monitor the emission level and warn the driver in case of exceeding specified emission standards. Therefore, in order to comply with this OBD-II regulations, car makers are investing a considerable amount into technology which would enable the detection of misfire and the particular cylinder in which misfire is taking place. So far, it has been able to detect misfire using engine speed, which can be obtained crank angle. However, such a method posed a problem in analyzing at high speed and in recognizing the misfire from the load impact at bumpy road. In this paper, misfire detection is made possible by simple arithmetic using WDFT, especially at high engine speed. In addition, the moving window method of a Walsh function is applied to determine the cylinders under misfire in case of multiple misfires. An actual experiment was conducted to prove that WDFT is applicable to effective in computation speed and to same result in misfire detection and cylinder determination at idle, part load and bumpy road conditions.

• 대한전자공학회논문지TC
• /
• 제41권10호
• /
• pp.79-86
• /
• 2004

본 논문은 0.35㎛ CMOS 공정을 이용하여 1.070GHz와 2.07GHz의 주파수를 생성해내는 이중 대역 전압 제어 발진기를 제안한다. 50% 듀티 싸이클 회로와 반가산기를 가진 제안된 전압 제어 발진기는 일반적인 전압 제어 발진기의 주파수보다 두 배 높은 주파수를 생성해낼 수 있다 제안된 전압 제어 발진기의 측정 결과는 전압 제어 발진기 이득과 전력 소모가 각각 561MHz/V, 14.6mW로 나타났다. 이중 대역 전압 제어 발진기의 위상 잡음은 각각 1.07GHz와 2.07GHz로부터 2MHz 옵셋 주파수에서 -102.55dBc/Hz와 -95.88dBc/Hz로 측정되었다.

• 방송공학회논문지
• /
• 제13권3호
• /
• pp.415-418
• /
• 2008

소형의 휴대용 단말기는 회로복잡도나 소비전력 등의 문제로 부동소수점 연산 프로세서를 탑재하지 않는 경우가 있는데, 이로 인해 오디오 데이터의 디코딩 시간이 길어져, 끊김이나 잡음이 발생한다. 본 논문에서는 이를 해결하기 위해서 MPEG-4 오디오 디코딩 시 수행되는 실수형 연산과정을 정수형 연산과정으로의 변환을 통하여 디코딩 속도를 향상 시킬 수 있는 알고리즘을 제안하고 실험결과를 통해서 효율성을 보인다.

• 한국통신학회논문지
• /
• 제31권2C호
• /
• pp.117-122
• /
• 2006

본 논문에서는 로그 최우비(log likelihood ratio, LLR)를 이용하여 Gray 부호화된 PAM신호를 위한 비트 연판정 계산식을 제안한다. 이 계산식은 Gray 매핑 특성을 이용하여 Max-Log-MAP 알고리듬에서 필요한 max0/min0 함수를 사용하지 않고 산술 연산만을 사용하기 때문에 구현이 간단하다. 제안된 식의 결과는 기존 Max-Log-MAP 알고리듬의 결과와 일치한다. 또한, 식에 사용되는 인자들은 송수신 시스템이 서로 공유하는 정보와 수신된 심벌 값만을 이용하여 계산한다. 따라서 본 논문에서 제안된 알고리듬은 일반적으로 많이 사용하는 이진 반복 복호기 등과 함께 실제 응용 설계에 적용이 가능하며, 특히 실제 설계에 적용되는 기존의 여러 가지 알고리듬에 비하여 구조가 유연하고 효율적이며 정확한 비트별 LLR을 제공하는 효율적인 방법 중의 하나이다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권5호
• /
• pp.2680-2700
• /
• 2017

Finite field arithmetic over GF($2^m$) is used in a variety of applications such as cryptography, coding theory, computer algebra. It is mainly used in various cryptographic algorithms such as the Elliptic Curve Cryptography (ECC), Advanced Encryption Standard (AES), Twofish etc. The multiplication in a finite field is considered as highly complex and resource consuming operation in such applications. Many algorithms and architectures are proposed in the literature to obtain efficient multiplication operation in both hardware and software. In this paper, a modified serial multiplication algorithm with interleaved modular reduction is proposed, which allows for an efficient realization of a sequential polynomial basis multiplier. The proposed sequential multiplier supports multiplication of any two arbitrary finite field elements over GF($2^m$) for generic irreducible polynomials, therefore made versatile. Estimation of area and time complexities of the proposed sequential multiplier is performed and comparison with existing sequential multipliers is presented. The proposed sequential multiplier achieves 50% reduction in area-delay product over the best of existing sequential multipliers for m = 163, indicating an efficient design in terms of both area and delay. The Application Specific Integrated Circuit (ASIC) and the Field Programmable Gate Array (FPGA) implementation results indicate a significantly less power-delay and area-delay products of the proposed sequential multiplier over existing multipliers.