• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.77-85
• /
• 2008

본 논문에서는 TFT-LCD 디스플레이 및 디지털 TV 시스템 응용과 같이 고속으로 동작하며 고해상도, 저전력 및 소면적을 동시에 요구하는 고화질 영상시스템 응용을 위한 12비트 130MS/s 108mW $1.8mm^2$ 0.18um CMOS ADC를 제안한다. 제안하는 ADC는 3단 파이프라인 구조를 사용하여 고해상도와 높은 신호처리 속도에서 전력 소모 및 면적을 최적화하였다. 입력단 SHA 회로에는 Nyquist 입력에서도 12비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 12비트에 필요한 높은 DC 전압 이득과 충분한 위상 여유를 갖도록 하였으며, MDAC의 커패시터 열에는 높은 소자 매칭을 얻기 위하여 각각의 커패시터 주위를 공정에서 제공하는 모든 금속선으로 둘러싸는 3차원 완전 대칭 구조를 갖는 레이아웃 기법을 적용하였다. 한편, 제안하는 ADC에는 전원 전압 및 온도에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하여 잡음을 최소화하면서 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 0.69LSB, 2.12LSB의 수준을 보이며, 동적 성능으로는 120MS/s와 130MS/s의 동작 속도에서 각각 최대 53dB, 51dB의 SNDR과 68dB, 66dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.8V 전원 전압과 130MS/s에서 108mW이다.

• 한국콘텐츠학회논문지
• /
• 제18권11호
• /
• pp.611-622
• /
• 2018

본 연구에서는 국내에서 연구된 보행 및 위치에 관한 연구동향을 살펴보고 시각장애인과 비장애인 대상의 연구들을 비교 분석하여 시각장애인 대상의 연구의 현재를 바로 알고 앞으로의 연구방향을 제시하고자 국내 논문 총 113편을 선정하였다. 본 연구는 보행 및 위치에 관한 국내 연구의 개괄적 특징(게재 연도, 학술지 및 저자수, 키워드, 연구방법, 연구유형 및 구현방법, 연구지원, 참고문헌)과 연구주제 및 내용을 중심으로 분석하였다. 그 결과 보행 및 위치에 관련하여 비장애인 대비 시각장애인 대상의 논문 게재수의 연도별 증가추세에는 큰 차이가 없었으나 발행기관의 성격, 저자의 전공이나 저자수 등에는 다소 차이가 있었다. 또한 연구주제와 연구유형, 구현형태로는 비장애인 대상의 경우가 보행 및 위치 관련 기술의 다양한 시도 및 시스템 개발, 개선, 안정화, 정확성 추구라면 시각장애인 대상의 경우에는 시각장애인의 일반적 특징을 반영한 시스템 개발이나 휴대, 부착이 가능한 단말기 중심의 연구였으며 시스템 개선에 관한 연구는 많지 않았다. 연구지원에서도 비장애인 대상의 경우가 다양한 연구지원을 받는 것으로 나타났다. 따라서 시각장애인 대상의 연구들의 지속적인 개발 및 개선, 연구주제와 연구유형의 다양화, 연구 조사범위의 확장과 타당도의 향상, 실질적 정책반영의 연구지원이 마련되어 활발한 연구가 이루어질 수 있도록 하는 필요성을 제시하였다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.47-54
• /
• 2006

본 논문에서는 초광대역 통신시스템 응용을 위한 이중채널 6b 1GS/s A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 IGS/s의 신호처리속도에서 전력, 칩 면적 및 정확도를 최적화하기 위해 인터폴레이션 기반의 6b 플래시 ADC 회로로 구성되며, 입력 단에 광대역 열린 루프 구조의 트랙-앤-홀드 증폭기를 사용하였으며, 넓은 입력신호범위를 처리하기 위한 이중입력의 차동증폭기와 함께 래치 단에서의 통상적인 킥-백 잡음 최소화기법 등을 적용한 비교기를 제안하였다. 또한, CMOS 기준 전류 및 전압 발생기를 온-칩으로 집적하였으며, 디지털 출력에서는 새로운 버블 오차 교정회로를 제안하였다. 본 논문에서 제안하는 ADC는 0.18um 1P6M CMOS 공정으로 제작되었으며, 1GS/s의 동작속도에서 SNDR 및 SFDR은 각각 최대 30dB, 39dB를 보이며, 측정된 시제품 ADC의 DNL 및 INL은 각각 1.0LSB, 1.3LSB 수준을 보여준다. 제안하는 이중채널 ADC의 칩 면적은 $4.0mm^2$이며, 측정된 소모 전력은 1.8V 전원 전압 및 1GS/s 동작속도에서 594mW이다.

• 한국공간정보시스템학회 논문지
• /
• 제3권2호
• /
• pp.5-19
• /
• 2001

우리나라는 국가기본지리정보(NGIS) 사업에 의해 전국적인 수치지형도가 구축되어 있어 어느 지역에서나 수치표고자료를 제작하여 활용이 가능하게 되었다. 정확한 수치표고모형을 제작하기 위해서는 적용되는 보간 방법과, 적합한 격자크기의 선정이 중요하다. 수치표고모형 제작과 관련된 국내의 기존 연구는 여러 번 있었으나, 우리나라의 다양한 지형적 특색을 고려하지는 못하였다. 본 연구에서는 우리나라의 수치표고모형 구축을 위하여 지형별로 적합한 보간 방법과 알맞은 격자크기를 제시하였다. 이를 통해 풍기지역을 산악지, 구릉지, 도심지, 농경지의 특성 지역으로 나누고, 축척 1/5000의 수치지형도를 이용하여 다양한 보간 방법과 격자크기로 수치표고모형을 제작하였으며 항공측량을 통해 추출한 고도 데이타를 이용하여 정확도를 검증하였다. 연구 결과 지형적 특성에 적합한 보간 방법을 비교 분석한 결과, Kriging방법이 모든 지형에서 TIN방법에 비하여 우수하게 나타났으며, 지형특성별로 격자크기를 실험한 결과 DEM을 구축할 경우에 산악지나 구릉지는 10m 격자간격으로, 그리고 도심지나 농경지는 30m 격자간격으로 DEM을 구축하는 것이 가장 적합하다는 결론을 도출하였다.

• 지능정보연구
• /
• 제21권3호
• /
• pp.37-52
• /
• 2015

최근 전세계적으로 R&D 네트워크 및 산학연 협력 등을 강화하고 있는 추세이다. 네트워크 및 협업연구 부문에 대한 지원이 증가하면 학제간 융합 연구를 통한 새로운 이론의 창출과 새로운 학문 사업 분야로의 확장 가능성을 높일 수 있다. 우리나라도 정부의 R&D 과제 수행을 통해 형성된 R&D 네트워크를 효율적으로 지원할 수 있는 전략의 필요성이 증대되고 있다. 그럼에도 불구하고 우리나라는 국가 R&D 사업 참여자에 대한 개별인력정보와 일반화된 통계 자료에만 의존하여 네트워크 관점에서의 정책은 미흡한 실정이다. 이에 따라 R&D 사업에 참여하는 각 주체들 간의 관계를 분석하고 산학연 R&D 네트워크를 기반으로 향후 발생할 수 있는 네트워크의 변화를 예측하고자 한다. R&D 네트워크 변화 예측을 위해 Common Neighbor 모형과 Jaccard's Coefficient 모형을 기반 모델로서 채택하고자 하며, 이들의 한계점을 보완하고 Link Prediction 정확도를 향상시킨 새로운 예측 모형을 제안하고 이들간의 비교분석 결과를 도출하고자 한다. 이와 같은 연구 결과는 향후 R&D 네트워크의 변화에 대한 효과적인 예측을 통해 선제적인 산학연 사업 지원 전략을 수립하고, 융합 R&D사업 등을 효과적으로 지원할 수 있는 국가 정책을 도모하기 위한 방안을 제시한다는 점에서 의의가 있다. 본 연구결과 가중치의 적용은 Common Neighbor 모형과 Jaccard's coefficient 모형 모두에서 긍정적인 성과를 나타냈는데 상대적으로는 가중치가 적용된 Common Neighbor 모형에서의 정확도가 더 개선된 것으로 도출되었다. 즉, Common Neighbor 모형에서는 4,136개 중 650개를 예측한 반면, 가중치를 적용한 Common Neighbor 모형에서는50개의 정답이 증가한 700개를 예측하는 효과를 보였다. 한편, 상대적으로 Jaccard 계수의 경우는 약간의 성능 개선은 있으나 그 차이가 미미한 것으로 나타났다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.75-85
• /
• 2009

본 논문에서는 two-carrier W-CDMA 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 3G 통신 시스템 응용을 위한 13비트 100MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 4단 파이프라인 구조를 사용하여 고해상도와 높은 신호처리속도와 함께 전력 소로 및 면적을 최적화하였다. 입력 단 SHA 회로에는 면적 효율성을 가지멸서 고속 고해상도로 동작하는 게이트-부트스트래핑 회로를 적용하여 1.0V의 낮은 전원 전압동작에서도 신호의 왜곡없이 Nyquist 대역 이상의 입력 신호를 샘플링할 수 있도록 하였다. 입력 단 SHA 및 MDAC에는 낮은 임피던스 기반의 캐스코드 주파수 보상 기법을 적용한 2단 증폭기 회로를 사용하여 Miller 주파수 보상 기법에 비해 더욱 적은 전력을 소모하면서도 요구되는 동작 속도 및 안정적인 출력 조건을 만족시키도록 하였으며, flash ADC에 사용된 래치의 경우 비교기의 입력 단으로 전달되는 킥-백 잡음을 줄이기 위해 입력 단과 출력 노드를 클록 버퍼로 분리한 래치 회로를 사용하였다. 한편, 제안하는 시제품 ADC에는 기존의 회로와는 달리 음의 론도 계수를 갖는 3개의 전류만을 사용하는 기준 전류 및 전압 발생기를 온-칩으로 집적하여 잡음을 최소화하면서 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 13비트 해상도에서 각각 최대 0.70LSB, 1.79LSB의 수준을 보이며, 동적 성능으로는 100MS/s의 동작 속도에서 각각 최대 64.5dB의 SNDR과 78.0dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.22mm^2$이며, 1.2V 전원 전압과 100MS/s의 동작 속도에서 42.0mW의 전력을 소모하여 0.31pJ/conv-step의 FOM을 갖는다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.122-130
• /
• 2013

본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.

• 한국식품과학회지
• /
• 제39권4호
• /
• pp.372-379
• /
• 2007

부정유해물질 총 13종에 대한 신속하고 고감도의 LC-ESI-MS-MS 동시분석 방법을 개발하였으며 바데나필을 포함한 11종은 ESI positive 모드에서 타다라필을 포함한 2종은 ESI negative 모드에서 검출하는 방법으로서 시료 전처리는 간단히 메탄올 추출법을 사용하였다. 기능성표방식품 중 부정유해물질의 확인은 한번 시료를 주입함으로써 15분 이내에 13종의 분석이 가능하고 크로마토그램의 분리는 아세토니트릴과 10mM ammonium formate가 들어있는 탈이온수를 이용한(pH 7.0) 기울기 용매 조건으로 수행하였다. 확립한 13종에 대한 부정유해물질 분석방법은 검출 한계(LOD)는 0.1-5 ng/mL이고, 정량한계(LOQ)는 0.1-10 ng/mL으로서 평균 상관계수$(r^2)$는 0.9853로서 ppb 수준에서 정량성을 가지며 회수율은 87.5-98.5%, 변동계수는 15% 이하임을 확인할 수 있었다. 또한 확립한 시험방법 LC/MS/MS를 이용하여 147건의 기능성표방식품 중의 부정유해물질의 검증을 실시한 결과, 유해물질의 검출이 나타타지 않음을 알 수 있었다. 기능성표방식품 중의 실데나필과 그 유사물질을 포함한 13종의 부정유해물질에 대한 스크리닝 방법으로 MRM 모드를 이용한 LC-ESI-MS-MS 방법을 개발하였으며, 이는 유해물질에 대한 고성능액체크로마토그래피/자외선흡광광도법의 선택성등의 제한성을 극복한 부정유해 물질의 스크리닝에 신속하고 미량까지 검출 가능한 가치 있는 방법임을 확인할 수 있었다.

• 지능정보연구
• /
• 제25권2호
• /
• pp.25-38
• /
• 2019

정보화 시대의 넘쳐나는 콘텐츠들 속에서 사용자의 관심과 요구에 맞는 양질의 정보를 선별해내는 과정은 세대를 거듭할수록 더욱 중요해지고 있다. 정보의 홍수 속에서 사용자의 정보 요구를 단순한 문자열로 인식하지 않고, 의미적으로 파악하여 검색결과에 사용자 의도를 더 정확하게 반영하고자 하는 노력이 이루어지고 있다. 구글이나 마이크로소프트와 같은 대형 IT 기업들도 시멘틱 기술을 기반으로 사용자에게 만족도와 편의성을 제공하는 검색엔진 및 지식기반기술의 개발에 집중하고 있다. 특히 금융 분야는 끊임없이 방대한 새로운 정보가 발생하며 초기의 정보일수록 큰 가치를 지녀 텍스트 데이터 분석과 관련된 연구의 효용성과 발전 가능성이 기대되는 분야 중 하나이다. 따라서, 본 연구는 주식 관련 정보검색의 시멘틱 성능을 향상시키기 위해 주식 개별종목을 대상으로 뉴럴 텐서 네트워크를 활용한 지식 개체명 추출과 이에 대한 성능평가를 시도하고자 한다. 뉴럴 텐서 네트워크 관련 기존 주요 연구들이 추론을 통해 지식 개체명들 사이의 관계 탐색을 주로 목표로 하였다면, 본 연구는 주식 개별종목과 관련이 있는 지식 개체명 자체의 추출을 주목적으로 한다. 기존 관련 연구의 문제점들을 해결하고 모형의 실효성과 현실성을 높이기 위한 다양한 데이터 처리 방법이 모형설계 과정에서 적용되며, 객관적인 성능 평가를 위한 실증 분석 결과와 분석 내용을 제시한다. 2017년 5월 30일부터 2018년 5월 21일 사이에 발생한 전문가 리포트를 대상으로 실증 분석을 진행한 결과, 제시된 모형을 통해 추출된 개체명들은 개별종목이 이름을 약 69% 정확도로 예측하였다. 이러한 결과는 본 연구에서 제시하는 모형의 활용 가능성을 보여주고 있으며, 후속 연구와 모형 개선을 통한 성과의 제고가 가능하다는 것을 의미한다. 마지막으로 종목명 예측 테스트를 통해 본 연구에서 제시한 학습 방법이 새로운 텍스트 정보를 의미적으로 접근하여 관련주식 종목과 매칭시키는 목적으로 사용될 수 있는 가능성을 확인하였다.