• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.174-179
• /
• 2017

We designed the CMOS analog integrate and fire (I&F) neuron circuit for driving memristor based on resistive-switching random access memory (RRAM). And we fabricated the RRAM device that have $HfO_2$ switching layer using atomic layer deposition (ALD). The RRAM device has gradual set and reset characteristics. By spice modeling of the synaptic device, we performed circuit simulation of synaptic device and CMOS neuron circuit. The neuron circuit consists of a current mirror for spatial integration, a capacitor for temporal integration, two inverters for pulse generation, a refractory part, and finally a feedback part for learning of the RRAM. We emulated the spike-timing-dependent-plasticity (STDP) characteristic that is performed automatically by pre-synaptic pulse and feedback signal of the neuron circuit. By STDP characteristics, the synaptic weight, conductance of the RRAM, is changed without additional control circuit.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.246-246
• /
• 2010

As the trench width in the interconnect technology decreases down to nano-scale below 50 nm, superconformal gap-filling process of Cu becomes very critical for Cu interconnect. Obtaining superconfomral gap-filling of Cu in the nano-scale trench or via hole using MOCVD is essential to control nucleation and growth of Cu. Therefore, nucleation of Cu must be suppressed near the entrance surface of the trench while Cu layer nucleates and grows at the bottom of the trench. In this study, suppression of Cu nucleation was achieved by treating the Ru barrier metal surface with capacitively coupled hydrogen plasma. Effect of hydrogen plasma pretreatment on Cu nucleation was investigated during MOCVD on atomic-layer deposited (ALD)-Ru barrier surface. It was found that the nucleation and growth of Cu was affected by hydrogen plasma treatment condition. In particular, as the plasma pretreatment time and electrode power increased, Cu nucleation was inhibited. Experimental data suggests that hydrogen atoms from the plasma was implanted onto the Ru surface, which resulted in suppression of Cu nucleation owing to prevention of adsorption of Cu precursor molecules. Due to the hydrogen plasma treatment of the trench on Ru barrier surface, the suppression of Cu nucleation near the entrance of the trenches was achieved and then led to the superconformal gap filling of the nano-scale trenches. In the case for without hydrogen plasma treatments, however, over-grown Cu covered the whole entrance of nano-scale trenches. Detailed mechanism of nucleation suppression and resulting in nano-scale superconformal gap-filling of Cu will be discussed in detail.

• 한국전기전자재료학회논문지
• /
• 제30권4호
• /
• pp.229-234
• /
• 2017

In this study, we fabricated a TFT gas sensor with ZnO nanorods grown by hydrothermal synthesis. The suggested devices were compared with the conventional ZnO film-type TFTs in terms of the gas-response properties and the electrical transfer characteristics. The ZnO seed layer is formed by atomic-layer deposition (ALD), and the precursors for the nanorods are zinc nitrate hexahydrate ($Zn(NO_3)_2{\cdot}6H_2O$) and hexamethylenetetramine ($(CH_2)6N_4$). When 15 ppm of NO gas was supplied in a gas chamber at $150^{\circ}C$ to analyze the sensing capability of the suggested devices, the sensitivity (S) was 4.5, showing that the nanorod-type devices respond sensitively to the external environment. These results can be explained by X-ray photoelectron spectroscopy (XPS) analysis, which showed that the oxygen deficiency of ZnO nanorods is higher than that of ZnO film, and confirms that the ZnO nanorod-type TFTs are advantageous for the fabrication of high-performance gas sensors.

• Korean Chemical Engineering Research
• /
• 제57권1호
• /
• pp.111-117
• /
• 2019

기상으로 전달된 Ti 전구체가 열 플라즈마에서 고순도의 결정질 코어-$TiO_2$로 합성됨과 동시에 기판에 바로 증착시킬 수 있는 공정을 제시한다. 제조된 코어-$TiO_2$는 외부에 노출되지 않는 상태에서 원자층증착법(Atomic Layer Deposition, ALD)에 의하여 $Al_2O_3$로 코팅된다. 코어-$TiO_2$와 코팅된 쉘-$Al_2O_3$의 형태학적 특징은 transmission electron microscope (TEM) 및 transmission electron microscope - energy dispersive spectroscopy (TEM-EDS)를 통해 분석하였다. 제조된 코어-$TiO_2$/쉘-$Al_2O_3$ 나노입자의 전기적 특성은 염료감응 태양전지(dye-sensitized solar cell, DSSC)의 작동전극에 적용하여 평가하였다. Dynamic light scattering system (DLS), scanning electron microscope (SEM), X-ray Diffraction (XRD)을 통하여 코어-$TiO_2$의 평균입도, 성장속도 및 결정구조의 무게분율을 분석한 결과, 평균입도는 17.1 nm, 코어박막의 두께는 $20.1{\mu}m$이고 주 결정구조가 Anatase로 증착된 코어-$TiO_2$/쉘-$Al_2O_3$ 나노입자를 적용한 DSSC가 기존의 페이스트 방식으로 제작한 DSSC보다 더 높은 광효율을 보여준다. 기존의 페이스트방식을 활용한 DSSC의 에너지변환효율 4.99%에 비하여 선택적으로 조절된 코어-$TiO_2$/쉘-$Al_2O_3$ 나노입자를 작동전극으로 사용한 경우가 6.28%로 26.1% 더 높은 광효율을 보여준다.

• Journal of Electrochemical Science and Technology
• /
• 제10권4호
• /
• pp.424-432
• /
• 2019

Planar BiVO₄ and 3 wt% Mo-doped BiVO₄ (abbreviated as Mo:BiVO₄) film were prepared by the facile spin-coating method on fluorine doped SnO₂(FTO) substrate in the same precursor solution including the Mo precursor in Mo:BiVO₄ film. After annealing at a high temperature of 450℃ for 30 min to improve crystallinity, the films exhibited the monoclinic crystalline phase and nanoporous architecture. Both films showed no remarkably discrepancy in crystalline or morphological properties. To investigate the effect of surface passivation exploring the Al₂O₃ layer, the ultra-thin Al₂O₃ layer with a thickness of approximately 2 nm was deposited on BiVO₄ film using the atomic layer deposition (ALD) method. No distinct morphological modification was observed for all prepared BiVO₄ and Mo:BiVO₄ films. Only slightly reduced nanopores were observed. Although both samples showed some reduction of light absorption in the visible wavelength after coating of Al₂O₃ layer, the Al₂O₃ coated BiVO₄ (Al₂O₃/BiVO₄) film exhibited enhanced photoelectrochemical performance in 0.5 M Na₂SO₄ solution (pH 6.5), having higher photocurrent density (0.91 mA/㎠ at 1.23 V vs. reversible hydrogen electrode (RHE), briefly abbreviated as V_RHE) than BiVO₄ film (0.12 mA/㎠ at 1.23 V_RHE). Moreover, Al₂O₃ coating on the Mo:BiVO₄ film exhibited more enhanced photocurrent density (1.5 mA/㎠ at 1.23 V_RHE) than the Mo:BiVO₄ film (0.86 mA/㎠ at 1.23 V_RHE). To examine the reasons, capacitance measurement and Mott-Schottky analysis were conducted, revealing that the significant degradation of capacitance value was observed in both BiVO₄ film and Al₂O₃/Mo:BiVO₄ film, probably due to degraded capacitance by surface passivation. Furthermore, the flat-band potential (V_FB) was negatively shifted to about 200 mV while the electronic conductivities were enhanced by Al₂O₃ coating in both samples, contributing to the advancement of PEC performance by ultra-thin Al₂O₃ layer.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.299-299
• /
• 2016

SiC는 넓은 에너지갭 (Eg=~3.4 eV)을 갖는 반도체로써, 고전압, 고온에서 동작이 가능하여 기존의 Si기반의 파워디바이스를 대체하기 위한 물질로 많은 연구가 이루어지고 있다. 파워 디바이스의 성능 향상을 위해서는 기판과 절연체 사이의 계면에 생성되는 계면 결함을 감소시켜야 한다. 따라서 본 연구에서는 SiC 기판에 high-k 물질인 HfO2를 증착하여 HfO2/SiC 계면에 유도된 결함을 분석하고 이를 감소시킬 수 있는 방법에 대한 연구를 수행하였다. HfO2 박막은 atomic-layer-deposition (ALD) 방법을 이용하여 SiC 기판 위에 $200^{\circ}C$에서 증착하였다. HfO2 박막 증착 후 NH3 분위기에서 rapid thermal annealing 방법을 이용하여 $600^{\circ}C$에서 1분 동안 열처리 진행하였다. Current-voltage (I-V) 측정을 통해 열처리 전 HfO2/SiC의 절연파괴 전압이 약 8.3 V 임을 확인하였다. NH3 열처리 후 HfO2/SiC의 절연파괴 전압이 10 V로 증가하였으며 누설 전류가 크게 감소하는 것을 확인하였다. 또한 capacitance-voltage (C-V) 측정을 통해 열처리 후 flat band voltage가 negative 방향에서 positive 방향으로 이동함을 확인하였고, 이를 통해 NH3 열처리 방법이 HfO2/SiC 계면에 존재하는 결함을 감소시킬 수 있음을 확인하였다. 전자 구조상의 conduction band edge에 존재하는 결함 준위를 분석하기 위해 x-ray absorption spectroscopy (XAS) 분석을 실시하였고, 열처리 전 HfO2/SiC 계면에 많은 결함 준위가 존재함을 확인하였으며, x-ray photoelectron spectroscopy (XPS) 분석을 통해 이 결함 준위가 oxygen deficiency state과 관련됨을 알 수 있었다. NH3 열처리 후 결과와 비교해보면, oxygen deficiency state가 감소함을 확인하였으며 이로 인해 conduction band edge에 존재하는 결함 준위가 감소함을 알 수 있었다. 따라서, NH3 열처리 방법을 이용하여 HfO2/SiC 계면에 존재하는 결함을 감소시킬 수 있으며, HfO2/SiC의 물리적, 전기적 특성을 향상시킬 수 있다는 결과를 도출하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.19-19
• /
• 2007

Excimer laser annealing (ELA) 방법을 이용하여 결정화하고 게이트 절연체로써 high-k 물질을 가지는 다결정 실리콘박막 트랜지스터의 전기적 특성을 평가하였다. 다결정 실리콘 박막 트랜지스터는 비결정질 실리콘 박막 트랜지스터 보다 높은 전계 효과 이동도와 운전 용이한 장점을 가진다. 기존의 결정화 방법으로는 다결정 실리콘 박막 트랜지스터의 높은 열 공급을 피할 수 없기 때문에, 매몰 산화막 위의 비결정질 박막은 저온에서 다결정 실리콘 결정화를 위해 KrF excimer laser (248nm)를 이용하여 가열 냉각 공정을 했다. 게다가 케이트 절연체로써 atomic layer deposition (ALD) 방법에 의해 저온에서 20 nm의 고 유전율을 가지는 $HfO_2$ 박막을 증착하였다. 알루미늄은 n-MOS 박막 트랜지스터의 게이트 전극으로 사용되었다. 금속 케이트 전극을 사용하여 게이트 공핍 효과와 관계되는 케이트 절연막 두께의 증가를 예방할 수 있고, 게이트 저항의 감소에 의해 소자 속도를 증가 시킬 수 있다. 추가적으로, 비결정질 실리콘 박막의 결정화 기술로써 사용된 ELA 방법은 SPC (solid phase crystallization) 방법과 SLS (sequential lateral solidification) 방법에 의해 비교되었다. 결과적으로, ELA 방법에 의해 결정화된 다결정 실리콘 박막의 결정도와 표면 거칠기는 SPC와 SLS 방법에 비해 개선되었다. 또한, 우리는 ELA 결정화 방법에 의한 다결정 실리콘 박막 트랜지스터로부터 우수한 소자 특성을 얻었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.218-218
• /
• 2010

기존의 비휘발성 메모리 소자는 터널 절연막으로 $SiO_2$ 단일 절연막을 이용하였다. 그러나 소자의 축소화와 함께 비휘발성 메모리 소자의 동작 전압을 낮추기 위해서 $SiO_2$ 단일 절연막의 두께도 감소 시켜야만 하였다. 하지만 $SiO_2$ 단일 절연막의 두께 감소에 따라, 메모리의 동작 횟수와 데이터 보존 시간의 감소등의 문제점들로 인해 기술적인 한계점에 이르렀다. 이러한 문제점들을 해결하기 위한 연구가 활발히 진행되고 있는 가운데, 최근 high-k 물질을 기반으로 하는 Tunnel Barrier Engineered (TEB) 기술이 주목 받고 있다. TBE 기술이란, 터널 절연막을 위해 서로 다른 유전율을 갖는 유전체를 적층함으로써 쓰기/지우기 속도의 향상과 함께, 물리적인 두께 증가로 인한 데이터 보존 시간을 향상 시킬 수 있는 기술이다. 따라서, 본 연구에서는 적층된 터널 절연막에 이용되는 $HfO_2$를 FGA (Forming Gas Annealing)와 RTA (Rapid Thermal Annealing) 공정에 의한 열처리 효과를 알아보기 위해, 온도에 따른 전기적인 특성을 MIS-Capacitor 제작을 통하여 분석하였다. 이를 위해 먼저 Si 기판 위에 $SiO_2$를 약 3 nm 성장시킨 후, $HfO_2$를 Atomic Layer Deposition (ALD) 방법으로 약 8 nm를 증착 하였고, Aluminum을 약 150 nm 증착 하여 게이트 전극으로 이용하였다. 이를 C-V와 I-V 특성을 이용하여 분석함으로 써, 열처리 공정을 통한 $HfO_2$의 터널 절연막 특성이 향상됨을 확인 하였다. 특히, $450^{\circ}C$ $H_2/N_2$(98%/2%) 분위기에서 진행한 FGA 공정은 $HfO_2$의 전하 트랩핑 현상을 줄일 뿐 만 아니라, 낮은 전계에서는 낮은 누설 전류를, 높은 전계에서는 높은 터널링 전류가 흐르는 것을 확인 하였다. 이와 같은 전압에 대한 터널링 전류의 민감도의 향상은 비휘발성 메모리 소자의 쓰기/지우기 특성을 개선할 수 있음을 의미한다. 반면 $N_2$ 분위기에서 실시한 RTA 공정에서는, 전하 트랩핑 현상은 감소 하였지만 FGA 공정 후 보다는 전하 트랩핑 현상이 더 크게 나타났다. 따라서, 적층된 터널 절연막은 적절한 열처리 공정을 통하여 비휘발성 메모리 소자의 성능을 향상 시킬 수 있음이 기대된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.234-234
• /
• 2010

최근 CMOS 소자 크기가 축소됨에 따라 소스와 드레인 영역에서의 접촉저항을 줄이기 위하여, 실리사이드 공정이 많이 연구되고 있다. 실리사이드 물질로서 NiSi는 낮은 저항률과 낮은 실리콘 소모, 낮은 공정온도, 등의 장점을 가지고 있다. 그러나, 실리사이드 형성으로 인한 나노소자의 소오스/드레인에서정션(junction) 누설전류의 증가는 큰 문제가 되므로 실리콘과 실리사이드 계면의 특성이 중요하다. 본 연구에서는 니켈을 이용한 실리사이드 형성시 계면 활성제인 에틸 요오드를 이용하여 실험을 진행하였다. 금속 유기 전구체인 MABONi을 사용하여 ALD 방식으로 증착 한 니켈 박막과 니켈 핵 형성시 계면활성제인 에틸요오드의 처리 방법에 따른 Ni-silicide 박막의 특성을 비교, 분석하였다. 먼저 자연산화막을 건식식각으로 제거한 뒤, 첫 번째 샘플에서는 10회의 주기로 초기 니켈을 증착한 뒤, 에틸요오드로 니켈의 표면 위를 처리하고, 다시 200회의 주기로 니켈을 증착하였으며, 두 번째는 첫 번째 방식에서 에틸요오드 주입 시 동시에 수소도 함께 주입하였다. 세 번째는 비교를 위해 에틸요오드 처리를 하지 않고 니켈 박막만을 증착 하였다. 이어서, 각 샘플을 급속 열처리 장비에서 $400^{\circ}C$부터 $900^{\circ}C$까지 각각 30sec간 열처리를 진행후, 반응하지 않은 잔여 니켈을 제거한 후, XRD(x-ray diffraction), AES(auger), 그리고 4-point probe 등을 이용하여 형성된 실리사이드의 특성을 분석하였다. 에틸요오드와 함께 수소를 주입한 경우 계면에서의 산소 불순물과 카본 성분이 효과적으로 제거되어 $400^{\circ}C$에서 $2.9{\Omega}/{\Box}$ 의 낮은 면저항을 가지는 NiSi가 형성되었고 모든 온도구간에서 다른 샘플에 비하여 가장 낮은 면저항 분포를 보였다. 이는 분해 흡착된 요오드에 의한 계면 특성 향상과 카본 성분이 포함된 잔여물들이 수소처리에 의해 효율적으로 제거되어 실리사이드의 특성이 향상되었기 때문이다. 계면활성제를 사용하지 않은 경우에는 $500^{\circ}C$에서 NiSi가 형성되었다. 반면에 에틸요오드로만 표면을 처리한 경우에는 니켈과 실리콘 계면에서의 카본 성분에 의하여 silicidation 이 충분히 일어나지 않았다. 이러한 결과는 향후 45nm 이하의 CMOS 공정상에서 소스와 드레인의 낮은 누설전류를 가지고, 접촉저항을 줄이기 위한 니켈 실리사이드 형성에 큰 도움을 줄 것으로 기대된다.