• 마이크로전자및패키징학회지
• /
• 제30권3호
• /
• pp.94-101
• /
• 2023

투명 전도성 산화물(TCO)를 대체할 수 있는 대표적인 물질로 알려진 ZnO는 3.37 eV의 bandgap과 60 meV의 exciton binding energy를 가진 반도체 물질이다. 본 연구에서는 투명 전극으로 사용하기 위한 높은 전기적 특성을 확보하기 위해 원자층 증착법을 기반으로 양이온과 음이온의 단일 및 이중 도핑에 따라 성장한 ZnO 박막을 제작하였다. 3가 양이온 Al, Ga과 음이온 F이 단일 및 이중 도핑된 ZnO 박막의 구조적, 광학적 특성 및 전기적 특성을 확인하였다. 단일 도핑의 경우, ZnO에 donor로 작용하는 Al, Ga, F에 의해 캐리어 농도가 도핑 전에 비해 증가하였고 근자외선 영역에서의 band-edge absorption이 증가하는 것을 확인하였다. 단일 도핑 중에서는 F이 ZnO 내 산소 공공 자리에 passivation 되면서 높은 mobility와 함께 가장 높은 전도도를 보였다. 이중 도핑의 경우, 각 원소들의 도핑 효과가 더해지면서 단일 도핑에 비해 높은 전기적 특성을 보였다. 결과적으로 Ga-F에 비해 Al-F 도핑 시 ionic radius 차이에 의한 lattice distortion 감소 및 delocalized 된 전자 상태의 증가로 가장 낮은 비저항 값을 보였으며 PDOS 분석을 통한 시뮬레이션 데이터로 측정 값과 일치하는 결과를 확인했다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.129-130
• /
• 2009

The P/E characteristics of $HfO_2$ CTF memory capacitor with $SiO_2/HfO_2/Al_2O_3$(OHA) engineered tunnel barrier were investigated. After a growth of thermal oxide with a thickness of 2 nm, 1 nm $HfO_2$ and 3 $Al_2O_3$ layers were deposited by atomic layer deposition (ALD) system. The band offset was calculated by analysis of conduction mechanisms through Fowler-Nordheim (FN) plot and Direct Tunneling (DT) plot. Moreover the PIE characteristics of $HfO_2$ CTF memory capacitor with OHA tunnel barrier was presented.

• 전기화학회지
• /
• 제25권4호
• /
• pp.134-153
• /
• 2022

리튬이온전지의 에너지밀도가 지속적으로 높아지고 사용환경이 가혹해지고 있지만, 전지의 안전성은 타협할 수 있는 특성이 아니다. 특히, 더 높은 에너지밀도 확보를 위해 고용량 전극 소재 개발과 함께 분리막 원단 뿐만 아니라 세라믹 코팅층의 두께 및 무게의 박막화와 경량화가 동시에 요구되고 있다. 그 중, 기존 슬러리 코팅 방식을 증착 방식으로 대체하는 기술이 주목받고 있으며, 분리막의 내열성 확보를 위해 도입된 수 ㎛ 수준의 세라믹 코팅층을 nm 수준으로 박막/경량화 하면서도 동등의 내열성을 확보하는 시도가 진행되고 있다. 증착법으로 제조된 세라믹 코팅 분리막은 리튬이온전지 에너지밀도를 크게 증가시킬 수 있는 효율적인 방법이지만, 균일한 물성의 세라믹 코팅 분리막을 제작하기 위해서는 증착 공정 중 온도를 제어해야 하며, 생산속도와 공정비용을 기존 슬러리 코팅 수준으로 떨어뜨려야 하는 현실적 문제가 존재한다. 그럼에도 불구하고, 분리막 원단 대비 두께 및 무게 증가가 거의 없다는 점에서는 전지의 고에너지밀도 달성에 필요한 매력적인 접근법임은 분명하다. 본 총설에서는 세라믹 증착 코팅에 사용되고 있는 세 가지 방법인 1) 화학적 기상 증착법, 2) 원자층 증착법, 그리고 3) 물리적 기상 증착법으로 제조된 세라믹 코팅 분리막을 소개하고자 한다. 각 증착법의 원리와 장/단점을 설명하고, 제조된 세라믹 코팅 분리막의 물리적, 전기화학적 특성 및 전지의 성능 변화를 비교 분석하였다. 또한, 소재 관점에서 금속 또는 유기물질이 코팅된 초박막 코팅 분리막의 기술 동향도 소개하였다.

• 한국전기전자재료학회논문지
• /
• 제28권5호
• /
• pp.291-294
• /
• 2015

Recently, ZnO based oxide TFTs used in the flexible and transparent display devices are widely studied. To apply to OLED display switching devices, electrical performance and stability are important issues. In this study, to improve these electrical properties, we fabricated TFTs having Al doped Zinc Oxide (AZO) layer inserted between the gate insulator and ZnO layer. The AZO and ZnO layers are deposited by Atomic layer deposition (ALD) method. I-V transfer characteristics and stability of the suggested devices are investigated under the positive gate bias condition while the channel defects are also analyzed by the photoluminescence spectrum. The TFTs with AZO layer show lower threshold voltage ($V_{th}$) and superior sub-threshold slop. In the case of $V_{th}$ shift after positive gate bias stress, the stability is also better than that of ZnO channel TFTs. This improvement is thought to be caused by the reduced defect density in AZO/ZnO stack devices, which can be confirmed by the photoluminescence spectrum analysis results where the defect related deep level emission of AZO is lower than that of ZnO layer.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2017년도 춘계학술대회 논문집
• /
• pp.138-138
• /
• 2017

차세대 CMOS 소자의 지속적인 고직접화를 위해서는 높은 gate capacitance와 낮은 gate leakage current를 확보를 위한, 적절한 metal gate electrode와 high-k dielectric 물질의 개발이 필수적으로 요구된다. 특히, gate dielectric으로 적용하기 위한 다양한 high-k dielectric 물질 후보군 중에서, 높은 dielectric constant와, 낮은 leakage current, 그리고 Si과의 우수한 열적 안정성을 가지는 Zr silicates 또는 Hf silicates(ZrSiO4와 HfSiO4) 물질이 높은 관심을 받고 있으며, 이를 원자층 증착법을 통해 구현하기 위한 노력들이 있어왔다. 그러나, 현재까지 보고된 원자층 증착법을 이용한 Zr silicates 및 Hf silicates 공정의 경우, 개별적인 Zr(또는 Hf)과 Si precursor를 이용하여 ZrO2(또는 HfO2)과 SiO2를 반복적으로 증착하는 방식으로 Zr silicates 또는 Hf silicates를 형성하고 있어, 전체 공정이 매우 복잡해지는 문제점 뿐 아니라, gate dielectric 내에서 Zr과 Si의 국부적인 조성 불균일성을 야기하여, 제작된 소자의 신뢰성을 떨어뜨리는 문제점을 나타내왔다. 따라서, 본 연구에서는 이러한 문제점을 개선하기 위하여, 하나의 precursor에 Zr (또는 Hf)과 Si 원소를 동시에 가지고 있는 DNS-Zr과 DNS-Hf bimetallic precursor를 이용하여 새로운 ZrSiO4와 HfSiO4 ALD 공정을 개발하고, 그 특성을 살펴보고자 하였다. H2O와 O3을 reactant로 사용한 원자층 증착법 공정을 통하여, Zr:Si 또는 Hf:Si의 화학양론적 비율이 항상 일정한 ZrSiO4와 HfSiO4 박막을 형성할 수 있었으며, 이들의 전기적 특성 평가를 진행하였으며, dielectric constant 및 leakage current 측면에서 우수한 특성을 나타냄을 확인할 수 있었다. 이러한 결과를 바탕으로, bimetallic 전구체를 이용한 ALD 공정은 차세대 고성능 논리회로의 게이트 유전물질에 응용이 가능할 것으로 판단된다.

• 한국재료학회지
• /
• 제34권4호
• /
• pp.202-207
• /
• 2024

In this study, we undertook detailed experiments to increase hydrogen production efficiency by optimizing the thickness of titanium dioxide (TiO₂) thin films. TiO₂ films were deposited on p-type silicon (Si) wafers using atomic layer deposition (ALD) technology. The main goal was to identify the optimal thickness of TiO₂ film that would maximize hydrogen production efficiency while maintaining stable operating conditions. The photoelectrochemical (PEC) properties of the TiO₂ films of different thicknesses were evaluated using open circuit potential (OCP) and linear sweep voltammetry (LSV) analysis. These techniques play a pivotal role in evaluating the electrochemical behavior and photoactivity of semiconductor materials in PEC systems. Our results showed photovoltage tended to improve with increasing thickness of TiO₂ deposition. However, this improvement was observed to plateau and eventually decline when the thickness exceeded 1.5 nm, showing a correlation between charge transfer efficiency and tunneling. On the other hand, LSV analysis showed bare Si had the greatest efficiency, and that the deposition of TiO₂ caused a positive change in the formation of photovoltage, but was not optimal. We show that oxide tunneling-capable TiO₂ film thicknesses of 1~2 nm have the potential to improve the efficiency of PEC hydrogen production systems. This study not only reveals the complex relationship between film thickness and PEC performance, but also enabled greater efficiency and set a benchmark for future research aimed at developing sustainable hydrogen production technologies.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.180-180
• /
• 2010

Thin film transistors (TFTs) based on oxide semiconductors have emerged as a promising technology, particularly for active-matrix TFT-based backplanes. Currently, an amorphous oxide semiconductor, such as InGaZnO, has been adopted as the channel layer due to its higher electron mobility. However, accurate and repeatable control of this complex material in mass production is not easy. Therefore, simpler polycrystalline materials, such as ZnO and $SnO_2$, remain possible candidates as the channel layer. Inparticular, ZnO-based TFTs have attracted considerable attention, because of their superior properties that include wide bandgap (3.37eV), transparency, and high field effect mobility when compared with conventional amorphous silicon and polycrystalline silicon TFTs. There are some technical challenges to overcome to achieve manufacturability of ZnO-based TFTs. One of the problems, the stability of ZnO-based TFTs, is as yet unsolved since ZnO-based TFTs usually contain defects in the ZnO channel layer and deep level defects in the channel/dielectric interface that cause problems in device operation. The quality of the interface between the channel and dielectric plays a crucial role in transistor performance, and several insulators have been reported that reduce the number of defects in the channel and the interfacial charge trap defects. Additionally, ZnO TFTs using a high quality interface fabricated by a two step atomic layer deposition (ALD) process showed improvement in device performance In this study, we report the fabrication of high performance ZnO TFTs with a $Si_3N_4$ gate insulator treated using plasma. The interface treatment using electron cyclotron resonance (ECR) $O_2$ plasma improves the interface quality by lowering the interface trap density. This process can be easily adapted for industrial applications because the device structure and fabrication process in this paper are compatible with those of a-Si TFTs.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.166-166
• /
• 2013

Mesoporous $SiO_2$-supported Ni catalysts (Ni/$SiO_2$ and Ni/$TiO_2$/$SiO_2$) were fabricated by atomic layer deposition (ALD), and their catalytic activity and stability were investigated in carbon dioxide reforming of methane (CRM) reaction at $800^{\circ}C$ The Ni/$SiO_2$ catalysts showed high stability as a result of confinement of Ni particles with a mean size of ~10 nm within the pores of $SiO_2$ support. Besides, X-ray photoelectron spectroscopy (XPS), X-ray diffraction (XRD) and transmission electron microscopy (TEM) results showed that the Ni nanoparticles were partially buried inside the $SiO_2$ support. The strong interaction between Ni and the $SiO_2$ support could also be advantageous for long-term stability of the catalyst. In case of the Ni/$TiO_2$/$SiO_2$ catalyst, it was found that the catalytic activity of 10 nm-sized Ni nanoparticles was not much influenced by $TiO_2$ addition.

• 한국전기전자재료학회논문지
• /
• 제21권1호
• /
• pp.1-4
• /
• 2008

The electrical characteristics of polycrystalline silicon (poly-Si) thin film transistor (TFT) crystallized by excimer laser annealing (ELA) method were evaluated, The polycrystalline silicon thin-film transistor (poly-Si TFT) has higher electric field-effect-mobility and larger drivability than the amorphous silicon TFT. However, to poly-Si TFT's using conventional processes, the temperature must be very high. For this reason, an amorphous silicon film on a buried oxide was crystallized by annealing with a KrF excimer laser (248 nm)to fabricate a poly-Si film at low temperature. Then, High permittivity $HfO_2$ of 20 nm as the gate-insulator was deposited by atomic layer deposition (ALD) to low temperature process. In addition, the solid phase crystallization (SPC) was compared to the ELA method as a crystallization technique of amorphous-silicon film. As a result, the crystallinity and surface roughness of poly-Si crystallized by ELA method was superior to the SPC method. Also, we obtained excellent device characteristics from the Poly-Si TFT fabricated by the ELA crystallization method.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.186-186
• /
• 2010

소자의 축소화에 따라 floating gate 형의 flash 메모리 소자는 얇은 게이트 절연막 등의 이유로, 이웃 셀 간의 커플링 및 게이트 누설 전류와 같은 문제점을 지니고 있다. 이러한 문제점을 극복하기 위해 charge trap flash 메모리 (CTF) 소자가 연구되고 있지만, CTF 메모리 소자는 쓰기/지우기 속도와 데이터 보존 성능간의 trade-off 관계와 같은 문제점을 지니고 있다. 최근, 이를 극복하기 위한 방안으로, 다른 유전율을 갖는 유전체들을 적층시킨 터널 절연막을 이용한 Tunnel Barrier Engineered (TBE) 기술이 주목 받고 있다. 따라서, 본 논문에서는 TBE 기술을 적용한 MIS-capacitor를 높은 유전율을 가지는 Al2O3와 HfO2를 이용하여 제작하였다. 이를 위해 먼저 Si 기판 위에 Al2O3 /HfO2 /Al2O3 (AHA)를 Atomic Layer Deposition (ALD) 방법으로 약 2/1/3 nm의 두께를 가지도록 증착 하였고, Aluminum을 150 nm 증착 하여 게이트 전극으로 이용하였다. Capacitance-Voltage와 Current-Voltage 특성을 측정, 분석함으로써, AHA 구조를 가지는 터널 절연막의 전기적인 특성을 확인 하였다. 또한, high-k 물질을 이용한 터널 절연막을 급속 열처리 공정 (Rapid Thermal Annealing-RTA) 과 H2/N2분위기에서 후속열처리 공정 (Post-RTA)을 통하여 전기적인 특성을 개선 시켰다. 적층된 터널 절연막은 열처리를 통해 터널링 전류의 민감도의 향상과 함께 누설전류가 감소됨으로서 우수한 전기적인 특성이 나타남을 확인하였으며, 적층된 터널 절연막 구조와 적절한 열처리를 이용하여 빠른 쓰기/지우기 속도와 전기적인 특성이 향상된 비휘발성 메모리 소자를 기대할 수 있다.