• 제목/요약/키워드: A.C. Parallel Operation

검색결과 105건 처리시간 0.025초

다중 디지털 신호의 비교를 위한 병렬 기법의 VLSI 설계 (VLSI Design of Parallel Scheme for Comparison of Multiple Digital Signals)

  • 서영호;이용석;김동욱
    • 한국정보통신학회논문지
    • /
    • 제21권4호
    • /
    • pp.781-788
    • /
    • 2017
  • 본 논문에서는 여러 디지털 신호의 크기를 비교하기 위한 알고리즘 및 디지털 회로를 제안한다. 제안하고자 하는 알고리즘은 여러 입력을 동시에 비교한 후에 간단한 디지털 논리 함수를 이용하여 그 입력들 중에서 가장 큰 값(혹은 가장 작은 값)을 검출하는 방법을 제공할 수 있다. 이 방식의 단점은 하드웨어 자원이 증가하는 것인데, 이를 위해 중복된 논리동작을 재사용하는 방법을 제안한다. 제안하고자 하는 방식은 회로 속도의 증가, 즉 지연시간의 감소에 초점을 맞추었다. 제안한 비교 알고리즘은 HDL로 구현한 후에 Altera사의 Cyclone III EP3C40F324A7 FPGA 환경에서 실험하였다. 4입력의 경우에 1.20배의 하드웨어 자원을 사용하면서 1.66배 만큼 동작 속도를 증가시킬 수 있다. 또한 8입력의 경우에는 2.15배의 하드웨어 자원을 사용하면서 2.29배로 동작 속도를 증가시킬 수 있다.

Radix-4 Booth Recoding과 RB 연산을 이용한 새로운 복소수 승산 알고리듬 및 10-bit CMAC코어 설계 (A New Complex-Number Multiplication Algorithm using Radix-4 Booth Recoding and RB Arithmetic, and a 10-bit CMAC Core Design)

  • 김호하;신경욱
    • 전자공학회논문지C
    • /
    • 제35C권9호
    • /
    • pp.11-20
    • /
    • 1998
  • 고속 복소수 연산장치는 채널등화, 동기신호 복원, 변조 및 복조 등 디지탈 통신 시스템의 기저대역 신호처리에 필수적인 기능블록이다. 본 논문에서는 redundant binary (RB) 연산과 radix-4 Booth recoding을 결합한 새로운 복소수 승산 알고리듬을 제안한다. 제안되는 복소수 승산 방법은 실수 승산기를 사용하는 기존의 방법과 비교하여 부분곱의 수를 반으로 감소시키며, 단순화된 병렬구조로 구현되므로 고속 동작 및 저전력 소모를 가능하게 한다. 제안된 알고리듬을 적용하여 10-bit operand를 갖는 prototype 복소수 승산-누적기(complex-number multiplier-accumulator ; CMAC) 코어를 0.8-㎛ N-Well CMOS 공정으로 설계, 제작하였다. 제작된 CMAC 칩은 18,000여개의 트랜지스터로 구성되며, 코어부분의 면적은 약 1.60 × 1.93 ㎟이다. 제작된 칩을 테스트 보드에 실장하여 특성을 평가한 결과, 전원전압 V/sub DD/=3.3-V에서 120-MHz의 속도로 동작함을 확인하였으며, 이때의 전력소모는 약 63-mW로 측정되었다.

  • PDF

전력소모 감소를 위한 저 전압 BUS 구동과 인터페이스 분석 (Low Voltage Swing BUS Driver and Interface Analysis for Low Power Consumption)

  • 이호석;김이섭
    • 전자공학회논문지C
    • /
    • 제36C권7호
    • /
    • pp.10-16
    • /
    • 1999
  • 본 논문은 FCSR(Freedback Control Swing voltage Reduction) 방식을 이용하여 bus 구동전압을 수백 mV이내로 줄일 수 있는 구동기에 대한 내용을 다루고 있다. 이는 MDL 구조와 같이 대용량, 대단위 bus에서의 전력소모를 줄이기 위한 연구로 FCSR은 dual-line bus와 bus precharging을 기본구조로 채택하고 있다. Bus 환경이 변화함에 따라 일정한 구동전압을 유지하기 위하여 구동기의 크기를 자동적으로 조절할 수 있도록 구동기와 bus를 모델링 하였고 또한 odd mode로 동작하는 이웃하는 선간의 커플링 영향을 평행 전류원으로 모델링하여 선간간섭(crosstalk) 영향을 분석하였다. 현대 0.8um 공정으로 제작된 chip은 bus를 600mV로 구동하도록 설계되었으며 테스트결과 3.3V에서 70Mhz로 동작 가능하다. Hspice 시뮬레이션으로 FCSR은 3.3V에서 250Mhz의 동작이 가능하다.

  • PDF

가변길이 고속 RSA 암호시스템의 설계 및 하드웨어 구현 (Design and Hardware Implementation of High-Speed Variable-Length RSA Cryptosystem)

  • 박진영;서영호;김동욱
    • 한국통신학회논문지
    • /
    • 제27권9C호
    • /
    • pp.861-870
    • /
    • 2002
  • 본 논문에서는 RSA 암호 알고리즘의 연산속도 문제에 초점을 맞추어 동작속도를 향상시키고 가변길이 암호화가 가능하도록 하는 새로운 구조의 1024-비트 RSA 암호시스템을 제안하고 이를 하드웨어로 구현하였다. 제안한 암호시스템은 크게 모듈러 지수승 연산 부분과 모듈러 곱셈 연산 부분으로 구성되었다. 모듈러 지수승 연산은 제곱 연산과 단순 곱셈 연산을 병렬적으로 처리할 수 있는 RL-이진 방법을 개선하여 적용하였다. 그리고 모듈러 곱셈 연산은 가변길이 연산과 부분 곱의 수를 감소하기 위해서 Montgomery 알고리즘에 4 단계 CSA 구조와 기수-4Booth 알고리즘을 적용하였다. 제안한 RSA 암호시스템은 하이닉스 0.35$\mu\textrm{m}$ Phantom Cell Library를 사용하여 하드웨어로 구현하였고 최대 1024-비트까지 가변길이 연산이 가능하였다. 또한 소프트웨어로 RSA 암호시스템을 구현하여 하드웨어 시스템의 검증에 사용하였다. 구현된 하드웨어 RSA 암호시스템은 약 190K의 게이트 수를 나타내었으며, 동작 클록 주기는 150MHz이었다. 모듈러스 수의 가변길이를 고려했을 때, 데이터 출력률은 기존 방법의 약 1.5배에 해당한다. 따라서 본 논문에서 제안한 가변길이 고속 RSA 암호시스템은 고속 처리를 요구하는 각종 정보보호 시스템에서의 사용 가능성을 보여주었다.

다중 주사 경로 회로 기판을 위한 내장된 자체 테스트 기법의 연구 (A Study on Built-In Self Test for Boards with Multiple Scan Paths)

  • 김현진;신종철;임용태;강성호
    • 전자공학회논문지C
    • /
    • 제36C권2호
    • /
    • pp.14-25
    • /
    • 1999
  • 인쇄 회로 보드 수준의 테스팅을 위해 제안된 IEEE 표준 1149.1은 보드상의 테스트 지점에 대한 제어용이도와 관측용이도를 향상시켜 보드의 테스트를 용이하게 해준다. 그러나, 경계 주사 환경에서는 테스트 입력과 테스트 결과에 따른 데이터가 하나의 주사 연결에 의해서 직렬로 이동된다. 이는 테스트 적용시간을 증가시키고 따라서 테스트에 드는 비용을 증가시킨다. 테스트에 소모되는 시간을 줄이기 위해 병렬로 다중주사 경로를 구성하는 방법이 제안되었다. 하지만 이는 여분의 입출력 핀과 내선을 필요로 한다. 더구나 IEEE 표준 1149.1은 주사 경로 상에 있는 IC들의 병렬 동작을 지원하지 않기 때문에 표준에 맞게 설계하기가 어렵다. 본 논문에서는 하나의 테스트 버스로 두 개의 주사 경로를 동시에 제안하는 다중 주사 경로 접근 알고리즘에 기초하여 적은 면적 오버헤드를 가지고 빠른 시간 내에 보드를 테스트할 수 있는 새로운 보드수준의 내장된 자체 테스트 구조를 구현하였다. 제안된 내장된 자체 테스트 구조는 두 개의 주사 경로에 대한 테스트 입력과 테스트 결과를 이동시킬 수 있으므로 테스트에 소모되는 시간을 줄일 수 있고 또한 테스트 입력의 생성과 테스트 결과의 분석에 소모되는 비용을 줄일 수 있다.

  • PDF

LonWorks를 이용한 분산 지능 제어를 위한 통신 모듈의 설계 및 구현 (Design and Implementation of Communication Module for Distributed Intelligence Control Using LonWorks)

  • 최재혁;이태오
    • 한국정보통신학회논문지
    • /
    • 제8권8호
    • /
    • pp.1654-1660
    • /
    • 2004
  • 본 논문은 애쉴론(Echelon)사의 LonWorks 기술을 이용하여 분산 지능 제어를 위한 LonWorks 통신 모듈 설계 및 구현에 대하여 논한다. LonWorks 통신 모듈은 하드웨어와 펌웨어(firmware)로 나눌 수 있다. 첫 번째, 하드웨어는 센서가 부착된 마이크로컨트롤러 부분과 제어와 데이터 네트워크를 함께 운용할 수 있는 LonWorks 구성요소이다. 즉, 뉴런 칩(neuron chip), 마이크로컨트롤러, 트랜시버(transceiver), LONCard로 구성되어 있다. 두 번째, 운용 펌웨어는 노드빌더(NodeBuilder) 3.0 개발 툴을 이용한 뉴런 C이다. 제작 구현된 LonWorks 통신 모듈은 LTM-10A, Gizmo 4 I/O board, 병렬 I/O 인터페이스를 이용하여 사전 테스트하였다. 그리고 필드 테스트를 위하여 마이크로컨트롤러 부분은 하이퍼터미널(HyperTerminal)을 이용하여 테스트하였고, 데이터 네트워크의 통신 절차는 윈도우즈용 LonMaker 툴을 이용하여 짧은 메시지를 송$.$수신하여 확인하였다. 이로써 LON(Local Operating Network)은 지능 디바이스를 가진 분산형 제어 기술을 사용하여 대형 제어시스템을 소형화할 수 있다.

등가열교환율을 적용한 현장타설 에너지파일 설계법 (Design Method for Cast-in-place Energy Pile Considering Equivalent Heat Exchange Rate)

  • 민선홍;박상우;정경식;최항석
    • 대한토목학회논문집
    • /
    • 제33권3호
    • /
    • pp.1049-1061
    • /
    • 2013
  • 본 연구에서는 현장타설 에너지파일의 열교환 파이프 배치 형태별 열교환율을 전산유체해석 프로그램(FLUENT)을 이용하여 평가하고, 이를 이용하여 에너지파일의 설계법을 제시하였다. 등가열교환율을 산정하기 위해 동일한 현장타설말뚝 제원에 대해 열교환파이프 배치 형태를 W-형(직렬), 복합 U-형(병렬 4쌍), 나선형의 3가지로 고려하였다. 건물측 부하조건은 여름철 냉방운용를 모사하기 위해 순환수의 에너지파일 유입온도, 즉 히트펌프 유출온도(Leaving water temperature, LWT)를 $35^{\circ}C$로 일정하게 유지하여 에너지파일 유출온도, 즉 히트펌프 유입온도(Entering water temperature, EWT) 변화를 관찰하였다. 지반에 최대 가상부하를 적용한 경우(100시간 연속 냉방부하 조건)에는 3가지 열교환기 형태가 유사한 열교환율을 보인 반면, 실제 히트펌프 가동에 의한 건물 냉방운용을 모사하기 위해 간헐적으로 일일 8시간 운용-16시간 정지를 7일간 반복 해석한 경우에는 W-형(직렬연결)과 복합 U-형(병렬 4쌍) 열교환기는 유사한 열교환율을 보이나, 나선형 열교환기는 파이프 루프 상호 간 열간섭으로 인해 복합 U-형 열교환기에 비해 약 86%의 열교환율을 갖는 것으로 평가되었다. 전산유체해석에 의해 계산된 열교환파이프 배치 형태별 에너지파일의 등가열교환율을 에너지파일 설계프로그램(PILESIM2)에 적용하여 다양한 형상의 현장타설 에너지파일에 대한 설계법과 대표적인 설계변수에 대한 설계도표를 제시하였다.

전파천문 관측데이터 분석을 위해 소프트웨어를 이용한 디지털필터 설계에 관한 연구 (A Study on the Digital Filter Design using Software for Analysis of Observation Data in Radio Astronomy)

  • 염재환;오세진;노덕규;오충식;정동규;신재식;김효령;황주연
    • 융합신호처리학회논문지
    • /
    • 제16권4호
    • /
    • pp.175-181
    • /
    • 2015
  • 본 논문은 전파천문 관측데이터 분석을 위해 소프트웨어를 이용한 디지털필터 설계방법에 대해 제안한다. 전파천문 관측시스템은 컴퓨팅 시스템의 발전과 함께 하드웨어에서 소프트웨어를 이용한 분석방법으로 넘어가는 단계이다. 기존 하드웨어로는 특정규격에 맞도록 설계 제작되었기 때문에 규격을 변경하는 것이 어렵고 제작에 많은 비용이 소요되지만, 소프트웨어는 규격 변경이 유연하고 공개 소프트웨어를 이용할 경우 저렴하게 설계할 수 있는 장점이 있다. 그러나 소프트웨어로 전파천문과 같이 많은 자료를 분석하기 위해서는 컴퓨터 시스템의 성능이 우수해야 하는 점도 있다. 본 연구에서는 한국우주전파관측망에서 운영하고 있는 관측시스템 중에서 하드웨어로 구성된 디지털필터와 같은 성능을 갖는 소프트웨어 디지털 필터 설계에 대해 제안한다. 제안 방법은 표준 C언어를 이용하여 디지털 필터를 설계하였으며, 설계한 디지털필터에 대해 GNU Octave로 시뮬레이션을 수행하여 유효성을 검토하였다. 또한 설계한 디지털필터의 고속연산을 위해 병렬연산이 가능한 SSE 라이브러리를 도입하였다. KVN 관측모드 중에 광대역 관측데이터를 대상으로 제안한 방법의 디지털 필터를 통하여 협대역 관측모드로 데이터 필터링을 수행하였다. 그 결과, 대역 내의 필터링이 설계대로 수행되었고 리플이 발생하지 않아, 제안방법이 유효함을 확인하였다.

지하역사 승강장 및 대합실 평상시 비상시 급·배기 환기 Large Eddy Simulation (LARGE EDDY SIMULATION OF ORDINARY & EMERGENCY VENTILATION FLOW IN UNDERGROUND SUBWAY STATION)

  • 장용준;류지민;박덕신
    • 한국전산유체공학회지
    • /
    • 제18권3호
    • /
    • pp.72-78
    • /
    • 2013
  • The turbulent flow behavior of air supply and exhaustion in the Shin-gum-ho subway station is analyzed for ordinary and emergency state. The depth of Shin-gum-ho station is 43.6m which consists of the island-type platform(8th floor in underground) and a two-story lobby (first & second floor in underground). An emergency stairway connects between the platform and the lobby. Ventilation operation mode for ordinary state is set up as a combination of air supply and exhaustion in the lobby and platform, while for emergency state it is set up as a full air supply in the lobby and a full exhaustion in the platform. The entire station is covered for simulation. The ventilation diffusers are modeled as 95 square shapes of $0.6m{\times}0.6m$ in the lobby and as 222 square shapes of $0.6m{\times}0.6m$ and 4 rectangular shapes of $1.2m{\times}0.8m$ in the platform. The total of 7.5million grids are generated and whole domain is divided to 22 blocks for MPI efficiency of calculation. Large eddy simulation(LES) is applied to solve the momentum equation and Smagorinsky model($C_s$=0.2) is used as SGS(subgrid scale) model. The time-averaged velocity fields are compared to experimental data and show a good agreement with it.

박과채소용 단근합접 접목시스템 개발(1) -작업공정 분석과 시스템 설정 - (Development of a Root-Removed Splice Grafting System for Cucurbitaceous Vegetables (1) - Analysis of Grafting Process and System Setting -)

  • 강창호;이승규;한길수;이용범;최홍기
    • Journal of Biosystems Engineering
    • /
    • 제33권6호
    • /
    • pp.453-461
    • /
    • 2008
  • This study was conducted to develop a root-removed splice grafting system for cucurbitaceous vegetables, mainly watermelon and cucumber seedlings, for the seedlings factories where currently most of seedlings grafting works are carried out by manual works. The major results of the study are as follows. The dimensions of rootstocks and scions, except cotyledon width, of root- removed splice grafting of watermelon and cucumber were shown to be varied within the 2.5-fold range. The growth status of seedlings were not consistent in terms of cotyledon sprouting direction and angle which were considered as one of the important factors for in root-removed splice grafting. The grafting work of root-removed splice for grafted watermelon and cucumber could be divided by four sub-operations: seedling supplying, cutting, clipping and potting, while a part or all root of the rootstock was removed in the seedlings supplying operation. The cutting angles of the rootstock and scion were $34-45^{\circ}$ and $20-45^{\circ}$, respectively, while the stem length of the scion varied from 6 mm to 12 mm. The splices of rootstock and scion were heaped up in parallel and then fixed by a clip. It indicated that the ideal grafting system, adopting conventional grafting processes of seedlings specifications as well as conventionally manual root-removed splice grafting method, performed very well for seedlings gripping and transporting, supplying clip, clipping and discharging grafted seedlings while workers supplied seedlings to the semi-automatical system.