• Journal of Communications and Networks
• /
• 제13권1호
• /
• pp.1-5
• /
• 2011

Feedback with carry shift registers (FCSRs) over 2-adic number would be suitable in hardware implementation, but the are not efficient in software implementation since their basic unit (the size of register clls) is 1-bit. In order to improve the efficiency we consider FCSRs over $2^{\ell}$-adic number (i.e., FCSRs with register cells of size ${\ell}$-bit) that produce ${\ell}$ bits at every clocking where ${\ell}$ will be taken as the size of normal words in modern CPUs (e.g., ${\ell}$ = 32). But, it is difficult to deal with the carry that happens when the size of summation results exceeds that of normal words. We may use long variables (declared with 'unsigned _int64' or 'unsigned long long') or conditional operators (such as 'if' statement) to handle the carry, but both the arithmetic operators over long variables and the conditional operators are not efficient comparing with simple arithmetic operators (such as shifts, maskings, xors, modular additions, etc.) over variables of size ${\ell}$-hit. In this paper, we propose some conditions for FCSRs over $2^{\ell}$-adic number which admit fast software implementations using only simple operators. Moreover, we give two implementation examples for the FCSRs. Our simulation result shows that the proposed methods are twice more efficient than usual methods using conditional operators.

• 융합신호처리학회논문지
• /
• 제23권2호
• /
• pp.50-61
• /
• 2022

This work demonstrates the design and evaluation of Aqua-Aware, a lightweight miniaturized light emitting diode (LED) based underwater compact sensor node which is used to obtain different characteristics of the underwater environment. Two optical sensor nodes have been designed, developed, and evaluated for a short and medium link range called as Aqua-Aware short range (AASR) and Aqua-Aware medium range (AAMR), respectively. The hardware and software implementation of proposed sensor node, algorithms, and trade-offs have been discussed in this paper. The underwater environment is emulated by introducing different turbulence effects such as air bubbles, waves and turbidity in a 4-m water tank. In clear water, the Aqua-Aware achieved a data rate of 0.2 Mbps at communication link up to 2-m. The Aqua-Aware was able to achieve 0.2 Mbps in a turbid water of 64 NTU in the presence of moderate water waves and air bubbles within the communication link range of 1.7-m. We have evaluated the luminous intensity, packet success rate and bit error rate performance of the proposed system obtained by varying the various medium characteristics.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2005년도 춘계 종합학술대회 논문집
• /
• pp.107-111
• /
• 2005

본 논문에서는 MSSL에서 사용되는 전달 계층에서의 암호화 알고리즘을 개선하였는데 보다 높은 효율성을 보장하기위해 기존의 SEED 알고리즘에서 G-함수를 개선한 ISEED (Improved SEED) 알고리즘을 제안하였다. 이를 위해 라운드키 생성과정에서 가장 많은 시간이 소요되는 라운드키 값을 계산할 때 라운드 함수의 구현에서 사용된 모듈만으로 서브키를 생성할 수 있도록 알고리즘을 구현하였다. 또한 키생성 알고리즘에서 암 복호화 과정에서 필요로 하는 암호키를 서브키의 형태로 변환하는 과정에서 ISEED 알고리즘에서는 이 변환 알고리즘을 분석하고 서브키 간의 규칙성을 이용, 차분분석에 필요한 평문의 개수를 최소화함으로써 암 복호화에 소요되는 시간을 줄였다. ISEED를 기존의 알고리즘과 라운드키 생성 시간, 라운드 증가에 따른 키 생성시간과 암호화 및 복호화의 평균 수행속도를 측정하여 비교 분석하여 개선되었음을 증명하였다.

• 정보보호학회논문지
• /
• 제15권3호
• /
• pp.115-126
• /
• 2005

SHACAL-2는 해쉬 알고리즘 SHA-2의 압축 함수에 기반을 둔 최대 512 비트 키 크기를 가지는 256 비트 블록 암호이다. 최근에 SHACAL-2는 NESSIE 프로젝트의 256 비트 블록 암호에 선정되었다. 본 논문에서는 연관키를 이용한 두 가지 형태의 연관키 차분-비선형 공격과 연관키 Rectangle 공격에 대한 SHACAL-2의 안전성을 논의한다. 연관키 차분-비선형 공격 기법을 통하여 512 비트 키를 사용하는 35-라운드 SHACAL-2를 분석하고, 연관키 렉탱글 공격 기법을 통하여 512 비트 키를 사용하는 37-라운드 SHACAL-2를 분석한다. 본 논문에서 소개하는 512 비트 키를 가지는 37-라운드 SHACAL-2 연관키 렉탱글 공격은 SHACAL-2 블록 암호에 알려진 분석 결과 중 가장 효과적이다.

• 한국농업기계학회:학술대회논문집
• /
• 한국농업기계학회 2017년도 춘계공동학술대회
• /
• pp.161-161
• /
• 2017

스마트 시설환경의 제어 요소는 난방기, 창 개폐, 수분/양액 밸브 개폐, 환풍기, 제습기 등 직접적으로 시설환경의 조절에 관여하는 인자와 정보 교환을 위한 통신, 사용자 인터페이스 등 간접적으로 제어에 관련된 요소들이 복합적으로 존재한다. PID 제어와 같이 하는 수학적 논리를 바탕으로 한 제어와 전문 관리자의 지식을 기반으로 한 비선형 학습 모델에 의한 제어 등이 공존할 수 있다. 이러한 다양한 요소들을 복합적으로 연동시키기 위해선 기존의 시퀀스 기반 제어 방식에는 한계가 있을 수 있다. 관행의 방식과 같이 시계열 상에서 획득한 충분한 데이터를 이용하여 제어의 양과 시점을 결정하는 방식은 예외 상황에 충분히 대처하기 어려운 단점이 있을 수 있다. 이러한 예외 상황은 자연적인 조건의 변화에 따라 불가피하게 발생하는 경우와 시스템의 오류에 기인하는 경우로 나뉠 수 있다. 본 연구에서는 실시간으로 변하는 시설환경 내의 다양한 환경요소를 실시간으로 분석하고 상응하는 제어를 수행하여 수학적이며 예측 가능한 논리에 의해 준비된 제어시스템을 보완할 방법을 연구하였다. 과거의 고성능 컴퓨팅(HPC; High Performance Computing)은 다수의 컴퓨터를 고속 네트워크로 연동하여 집적적으로 연산능력을 향상시킨 기술로 비용과 규모의 측면에서 많은 투자를 필요로 하는 첨단 고급 기술이었다. 핸드폰과 모바일 장비의 발달로 인해 소형 마이크로프로세서가 발달하여 근래 2 Ghz의 클럭 속도에 이르는 어플리케이션 프로세서(AP: Application Processor)가 등장하기도 하였다. 상대적으로 낮은 성능에도 불구하고 저전력 소모와 플랫폼의 소형화를 장점으로 한 AP를 시설환경의 실시간 제어에 응용하기 위한 방안을 연구하였다. CPU의 클럭, 메모리의 양, 코어의 수량을 다음과 같이 달리한 3가지 시스템을 비교하여 AP를 이용한 마이크로 클러스터링 기술의 성능을 비교하였다.1) 1.5 Ghz, 8 Processors, 32 Cores, 1GByte/Processor, 32Bit Linux(ARMv71). 2) 2.0 Ghz, 4 Processors, 32 Cores, 2GByte/Processor, 32Bit Linux(ARMv71). 3) 1.5 Ghz, 8 Processors, 32 Cores, 2GByte/Processor, 64Bit Linux(Arch64). 병렬 컴퓨팅을 위한 개발 라이브러리로 MPICH(www.mpich.org)와 Open-MP(www.openmp.org)를 이용하였다. 2,500,000,000에 이르는 정수 중 소수를 구하는 연산에 소요된 시간은 1)17초, 2)13초, 3)3초 이었으며, $12800{\times}12800$ 크기의 행렬에 대한 2차원 FFT 연산 소요시간은 각각 1)10초, 2)8초, 3)2초 이었다. 3번 경우는 클럭속도가 3Gh에 이르는 상용 데스크탑의 연산 속도보다 빠르다고 평가할 수 있다. 라이브러리의 따른 결과는 근사적으로 동일하였다. 선행 연구에서 획득한 3차원 계측 데이터를 1초 단위로 3차원 선형 보간법을 수행한 경우 코어의 수를 4개 이하로 한 경우 근소한 차이로 동일한 결과를 보였으나, 코어의 수를 8개 이상으로 한 경우 앞선 결과와 유사한 경향을 보였다. 현장 보급 가능성, 구축비용 및 전력 소모 등을 종합적으로 고려한 AP 활용 마이크로 클러스터링 기술을 지속적으로 연구할 것이다.

• 한국산업정보학회논문지
• /
• 제11권4호
• /
• pp.72-81
• /
• 2006

본 논문에서는 마이크로컨트롤러의 기능을 수행하는 데 필수적이며 사용빈도가 높다고 판단되는 총 64개의 명령어를 정의한 후 이를 처리할 데이터패스를 구성해 스테이트 머쉰으로 제어하는 방식으로 VHDL로 설계를 하고 FPGA로 구현했다. 기존의 마이크로컨트롤러 관련 연구에서는 기능적 시뮬레이션까지만 했기나, 인터럽트 기능이 없든지, 하드웨어로 구현을 하지 않았었다. 본 논문에서는 데이터 이동, 논리, 가산 연산 및 분기, 점프 연산을 실행할 수 있도록 해 간단한 연산 및 제어용도에 적합하도록 하였고, 스택, 외부 인터럽트 기능을 지원하도록 해 그 자체로서 완전한 마이크로컨트롤러가 되도록 하였다. 타이밍 시뮬레이션으로 검증 후 제작 과정을 통해, 설계된 마이크로컨트롤러가 정상적으로 동작함을 확인하였다. 심지어 프로그램 ROM까지도 칩 안에 넣어 전체 마이크로컨트롤러를 단일 칩으로 구현하였다. Altera MAX+PLUS II 통합개발환경 하에서 EP1K50TC144-3 EPGA 칩으로 구현을 하였고 최대 동작주파수는 9.39MHz까지 가능했고 사용한 로직 엘리먼트의 개수는 2813개로서 논리 사용률은 97%이었다. 본 연구의 결과는 핵심 기능이 요구되는 마이크로컨트롤러 IP로서도 사용할 수 있고, 모든 코드가 VHDL로 작성되어 있으므로 사용자의 요구에 따라 기능을 추가할 수도 있다.

• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.38-44
• /
• 2007

본 논문에서는 무선통신용 송신기에 적용 가능한 12비트 80MHz 전류구동 방식의 D/A 변환기를 설계하였다. 제안된 회로는 3비트 온도계 디코더 회로 4개를 병렬 연결한 혼합형 구조를 채택하였다. 제안된 D/A 변환기는 0.35um CMOS n-well 디지털 표준 공정을 사용하여 구현하였으며, 측정된 INL/DNL은 ${\pm}1.36SB/{\pm}0.62LSB$ 이하이며, 글리치 에너지는 $46pV{\cdot}s$이다. 샘플링 주파수 80MHz, 입력 주파수 19MHz에서 SNR과 SFDR은 58.5dB, 64.97dB로 측정되었다. 전력소모는 99mW로 나타났다. 본 논문에서 구현한 12비트 80MHz 전류구동 혼합구조 D/A 변환기는 고속, 고해상도의 성능을 필요로 하는 다양한 회로에 응용과 적용이 가능하다.

• 한국전자파학회논문지
• /
• 제22권6호
• /
• pp.613-624
• /
• 2011

본 논문에서는 X-대역 능동 위상 배열 레이더 시스템용 MMIC 다기능 칩을 0.5 ${\mu}m$ p-HEMT 상용 공정을 이용하여 개발하였다. 설계된 다기능 칩에는 제어 신호 선로수를 최소화하기 위해 디지털 직병렬 변환기를 포함하고 있다. 다기능 칩은 6-비트 디지털 위상 천이 기능, 6-비트 디지털 감쇠 기능, 송/수신 모드 선택 기능, 신호 증폭 기능 등의 다양한 기능을 제공한다. 24 $mm^2$(6 mm${\times}$4 mm) 칩 크기의 비교적 소형으로 제작된 MMIC 다기능 칩은 8.5~10.5 GHz에서 24/15 dB의 송/수신 이득 특성과 21 dBm의 P1dB 특성을 보였다. 그리고 6-비트, 64 상태에 대해 위상 천이 특성과 감쇠 특성의 측정 결과, 동작 주파수에서 $7^{\circ}$의 RMS 위상 오차와 0.3 dB의 RMS 감쇠 오차를 보였다.

• 디지털콘텐츠학회 논문지
• /
• 제1권1호
• /
• pp.53-64
• /
• 2000

본 논문은 Y/C 비트 평면합 영상을 대상으로 블록에 기반한 영상 분할을 수행함으로써 우수한 분할 성능을 얻을 수 있는 칼라 영상 분할 기법에 관한 것이다. 우선, R, G, B 영상들 간의 차분 성분들의 절대값을 구하여 합산한 후, 이를 정규화하여 색차합 영상을 구한다. 다음으로, 화소 단위로 휘도 영상의 상위 2비트와 정규화된 색차합 영상의 상위 6비트를 비트연산하여 Y/C 비트 평면합 영상을 얻는다. 이후, 기설정된 크기의 블록으로 분할된 Y/C 비트 평면합 영상의 각 블록을 질감 블록과 단순 블록 및 에지 블록으로 분류하고 각 유형의 블록별로 병합한 후, 기설정된 마커 배정 규칙에 따라 선택적으로 마커를 부여한다. 마지막으로, 마커가 부여되지 않은 블록을 대상으로 화소 단위의 워터쉐드 알고리즘을 적용함으로써 정교한 분할 결과를 얻을 수 있다. 컴퓨터 시뮬레이션 결과를 통해 고찰할 때, 제안된 방법은 질감 영역에서의 과분할의 문제와 과도한 연산량의 부담을 효과적으로 경감시킬 수 있다. 더불어, 영상 분할용 파라미터들의 민감도가 낮아 서로 다른 화소 분포 특성을 갖는 영상들에 전역적인 파라미터를 사용할 수 있을 뿐만 아니라 특히, Y/C 비트 평면합 영상에 반영된 색차 성분에 힘입어 저대조 경계면에서의 분할 특성을 현저히 개선시킬 수 있는 이점이 있다.

• 한국통신학회논문지
• /
• 제27권7A호
• /
• pp.668-675
• /
• 2002

본 논문은 OFDM 시스템에서 발생하는 높은 PAPR의 신호가 HPA를 통과할 때 발생하는 비선형 왜곡을 보상하고, 시간에 따른 HPA의 특성변화를 짧은 시간에 모델링하는 2ι분할보간을 적용한 전치왜곡방법을 제안한다. 제안한 전치왜곡방법은 HPA의 AM/AM 특성과 AM/PM 특성으로 구성한 LUT을 이용하여 전치왜곡이득 및 위상을 구하며, HPA 변화량을 반영하여 LUT을 갱신한다. 그리고, 전치왜곡이득과 위상을 정확히 구하기 위해서 LUT의 크기를 확장하는 대신에 비트천이와 덧셈소자를 이용하여 LUT 엔트리 사이값을 구하는 2ι분할보간을 적용함으로써 LUT의 크기를 확장하는 효과를 달성하여 계산량의 증가없이 SER 성능을 향상시키며, LUT의 갱신시간을 감소시킨다. AM/AM 선형 및 AM/PM 위상 차, 성상도, 심벌에러율 (SER) 그리고 평균제곱에러 (MSE) 관점에서 실험한 결과 16-QAM일 때 LUT 크기 32, 64-QAM일 때 LUT 크기 64에서 비선형 왜곡을 효과적으로 감소시킬 수 있었고, LUT 엔트리값을 신속히 갱신할 수 있음을 확인하였다.