• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.599-602
• /
• 2005

In this paper, we have performed a study that modifies the CPW Pad configurations to improve an $f_{max}$ characteristic of metamorphic HEMT. To analyze the CPW Pad structures of MHEMT, we use the ADS momentum simulator developed by $Agilent^{TM}$. Comparing the employed structure (G/W = 40/100 m), the optimized structure (G/W = 20/25 m) of CPW MHEMT shows the increased $S_{21}$ by 2.5 dB, which is one of the dominant parameters influencing the $f_{max}$ of MHEMT. To compare the performances of optimized MHEMT with the employed MHEMT, DC and RF characteristics of the fabricated MHEMT were measured. In the case of optimized CPW MHEMT, the measured saturated drain current density and transconductance $(g_m)$ were 693 mA/mm and 647 mS/mm, respectively. RF measurements were performed in a frequency range of $0.1{\sim}110$ GHz. A high $S_{21}$ gain of 5.5 dB is shown at a millimeter-wave frequency of 110 GHz. Two kinds of RF gains, $h_{21}$ and maximum available gain (MAG), versus the frequency, and a cut-off frequency ($f_t$) of ${\sim}154$ GHz and a maximum frequency of oscillation ($f_{max}$) of ${\sim}358$ GHz are obtained, respectively, from the extrapolation of the RF gains for a device biased at a peak transconductance. An optimized CPW MHEMT structure is one of the first reports among fabricated 0.1 m gate length MHEMTs.

• 한국전자파학회논문지
• /
• 제25권8호
• /
• pp.795-801
• /
• 2014

본 논문에서는 2.6 GHz에 설계된 고출력 전력증폭기에 DDBS(Digitally-controlled Dynamic Bias Switching)를 적용하여 평균 전력에서 효율을 개선하였다. DBS는 제어 신호에 따라 전력 증폭기에 두 단계의 드레인 전압을 인가하여 효율을 개선하는 기술이다. DBS의 제어 신호를 디지털로 처리하여 제어가 매우 용이하였다. 2.6 GHz의 중심 주파수와 10 MHz 대역폭, 9.5 dB의 PAPR(Peak-to-Average Power Ratio)을 갖는 64 QAM FDD LTE 신호를 사용하여 측정한 결과, DDBS를 적용하여 전력증폭기의 PAE(Power-Added Efficiency)을 평균 전력 43 dBm에서 40.9 %에서 48 %로 증가시켰다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제36권1호
• /
• pp.149-156
• /
• 2012

본 논문에서는 기존의 PACD (Periodically Arrayed Capacitive Devices) 선로구조가 가지는 고 손실 특성의 문제점을 개선하기 위하여, 단파장 특성이 있는 Inverted PACD 구조를 제안하였다. Inverted PACD 선로구조의 손실특성은 종래의 PACD 구조와 비교하여 훨씬 개선되었으며, 구체적으로 ${\lambda}$/4의 길이를 가지는 Inverted PACD 선로구조의 손실특성은 4GHz에서 0.41dB이다. 그리고 상기 Inverted PACD 선로구조는 종래의 마이크로스트립 선로보다 단파장 특성을 보여주었으며, 구체적으로 종래의 전송선로 파장의 11.85%로 파장이 대폭 축소되었다. MMIC용 초소형 수동소자로서의 응용가능성을 제시하기 위하여, Inverted PACD 선로구조를 이용하여 GaAs MMIC상에 임피던스 변환기를 제작 및 측정하였다. 그 결과 Inverted PACD 선로구조를 이용하여 제작한 임피던스 변환기의 크기는 0.012 $mm^2$이며, 종래의 임피던스 변환기 크기의 1.7%의 면적을 차지하였다. 상기 임피던스 변환기는 2.25~6.5GHz 대역에서 -10dB 이하 반사손실과 -1dB이하의 삽입손실 등 양호한 RF 특성을 보여주었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.20-21
• /
• 2006

In this study, structural and microwave dielectric properties of the ${Ba_5}{B_4}{O_{15}}$ (B=Ta, Nb} cation-deficient perovskite ceramics with sintering temperature were investigated. All sample of the ${Ba_5}{B_4}{O_{15}}$ (B=Ta, Nb) ceramics prepared by conventional mixed oxide method and sintered at $1325^{\circ}C{\sim}1575^{\circ}C$. The bulk density and dielectric constant of the ${Ba_5}{Ta_4}{O_{15}}$ ceramics were increased continuously with increasing of sintering temperature. And the bulk density and dielectric constant of the ${Ba_5}{Nb_4}{O_{15}}$ ceramics was increased in $1375^{\circ}C{\sim}1400^{\circ}C$ but decerased in $1425^{\circ}C$. In the case of ${Ba_5}{Ta_4}{O_{15}}$ ceramics sintered at $1475^{\circ}C$ and ${Ba_5}{Nb_4}{O_{15}}$ ceramics sintered at $1400^{\circ}C$, The dielectric constant and quality factor, and temperature coefficient of the resonant frequency (TCRF) were 25.15, 53,105 GHz, $-3.06\;ppm/^{\circ}C$ and, 39.55, 28,052 GHz, $5.7\;ppm/^{\circ}C$ respectively.

• 한국항해학회지
• /
• 제25권1호
• /
• pp.53-60
• /
• 2001

본 논문에서는 IMT-2000 수신주파수인 2.13~2.16 GHz 대역에서 초고주파용 수신장치로 사용되는 저잡음증폭기를 ㅈㄱ렬 피드백 기법과 저항결합회로를 이용하여 구현하였다. GaAs FET(Field Effect Transistor)의 소스단에 부가한 직렬 피드백은 저잡음증폭기의 저잡음특성과 입력반사계수가 작아졌으며, 또 저잡음증폭기의 안정도도 개선되었다. 저항결합회로는 반사되는 전력이 정합 회로내의 저항에서 소모되므로 입력단정합이 용이하였다. 저잡음증폭기의 저잡음증폭단은 GaAs FET인 ATF-10136, 고득증폭단은 내부정합된 MMIC인 VNA-25를 사용하였으며, 알루미늄 기구물 안에 유전율 3.5인테프론 기판에 초고주파회로와 자기바이어스 회로를 함께 장착시켰다. 이렇게 제작된 저잡음증폭기는 30 dB이상의 이득, 0.7dB 이하의 잡음지수, 17 dB의 Pldb, 1.5 이하의 입출력 정재파비를 얻었다.

• ETRI Journal
• /
• 제40권1호
• /
• pp.39-50
• /
• 2018

More people prefer using rail traffic for travel or for commuting owing to its convenience and flexibility. The railway scenario has become an important communication scenario in the fifth generation era. The communication system should be designed to support high-data-rate demands with seamless connectivity at a high mobility. In this paper, the channel characteristics are studied and modeled for the railway tunnel scenario with straight and curved route shapes. On the basis of measurements using the "Mobile Hotspot Network" system, a three-dimensional ray tracer (RT) is calibrated and validated for the target scenarios. More channel characteristics are explored via RT simulations at 25.25 GHz with a 500-MHz bandwidth. The key channel parameters are extracted, provided, and incorporated into a 3rd-Generation-Partnership-Project-like stochastic channel generator. The necessary channel information can be practically realized, which can support the link-level and system-level design of the communication system in similar scenarios.

• 한국전자통신학회논문지
• /
• 제17권1호
• /
• pp.13-22
• /
• 2022

본 논문에서는 28 GHz 대역 특성을 갖는 단일 및 배열안테나를 제안하였다. 제안된 안테나는 두 개의 마이크로스트립 선로 급전구조를 갖도록 하였으며 유전율는 2.2이고 두께가 0.5 mm인 Taconic TLY-5 기판위에 설계되었다. 제안된 단일 안테나의 크기는 3.4 mm×3.4 mm이며 전체 기판의 크기는 15.11 mm×15.11 mm이며 1×2 배열안테나의 경우 각각 3.15 mm×3.15 mm이며 전체 기판의 크기는 21.50 mm×13.97 mm이다. 제작 및 측정결과, 1×2 배열안테나의 경우, 입력포트가 1일 때 수직편파의 경우, 편파분리도는 14.23 dB에서 20.79 dB 사이 값을 얻었으며 수평편파의 경우, 편파분리도는 14.31 dB에서 22.74 dB 사이 값을 얻었다. 입력포트가 2일 때 수직편파의 경우, 편파분리도는 15.75 dB에서 25.88 dB 사이 값을 얻었으며 수평편파의 경우, 편파분리도는 14.70 dB에서 22.82 dB 사이 값을 얻었다.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.25-31
• /
• 2016

FinFET의 기생 커패시턴스와 기생저항은 회로의 고주파 성능을 결정하는 매우 중요한 요소이다. 선행 연구에서 BSIM-CMG에 구현된 FinFET의 기생 커패시턴스와 저항 모델보다 더 정확한 압축 모델을 개발하였다. 모델의 정확도를 검증하고, FinFET으로 구현 가능한 RF 회로의 성능을 정확하게 예측하기 위해 $S_{21}$ 10dB 이상 중심 주파수 60GHz 이상을 갖는 Low Noise Amplifier (LNA) 에 설계하였다. 22 nm FinFET 소자의 압축모델에 기반한 HSPICE를 사용하여 예측한 회로 성능의 정확도를 검증하기 위해 3D TCAD simulator인 Sentaurus의 mixed-mode 기능을 사용하여 LNA를 시뮬레이션 하였다. TCAD 시뮬레이션 결과를 정확도 측정의 기준으로 삼아 10GHz~100GHz 대역에서 제안한 모델과 Sentaurus의 $S_{21}$을 비교한 결과 87.5%의 정확도를 달성하였다. 이는 기존의 BSIM-CMG의 기생성분으로 예측한 정확도가 56.5%도임에 비해 31% 향상된 정확도를 보여준다. 이를 통해 FinFET의 기생 성분 모델의 정확도를 RF 영역에서 확인하였고, 정확한 기생 저항과 커패시턴스 모델이 LNA 성능을 정확하게 예측하는데 중요한 것임을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1250-1251
• /
• 2008

In this study, the dielectric ceramics with low loss were investigated for high frequency application. All sample of the $Ba_5M_4O_{15}$ (M=Ta, Nb) ceramics were prepared by the conventional mixed oxide method and sintered at $1325{\sim}1575^{\circ}C$. The bulk density and dielectric constant of the $Ba_5Ta_4O_{15}$ ceramics were increased continuously with increasing of sintering temperature. The quality factor was increased in the sintering temperature of $1375{\sim}1475^{\circ}C$ but decreased at the temperature above 1475$^{\circ}C$. In the case of $Ba_5Nb_4O_{15}$ ceramics, the bulk density, dielectric constant and quality factor were increased with sintering temperature but decreased above temperature of 1400$^{\circ}C$. The dielectric constant, quality factor and temperature coefficient of the resonant frequency (TCRF) of the $Ba_5Ta_4O_{15}$ and $Ba_5Nb_4O_{15}$ ceramics, sintered at 1475$^{\circ}C$ and 1400$^{\circ}C$, were 25.15, 53105 GHz, -3.06 ppm/$^{\circ}C$ and 39.55, 28052 GHz, 5.7 ppm/$^{\circ}C$, respectively.

• 전자공학회논문지
• /
• 제54권4호
• /
• pp.25-31
• /
• 2017

본 논문에서는 270/540/750/1500-Mb/s 동작속도를 갖는 영상신호 전송용 시리얼 송신기 칩을 $0.13-{\mu}m$ CMOS 공정을 이용하여 구현하였다. 전송 채널은 저가형 RG-58 계열의 5C-HFBT-RG6T 동축 케이블로서, 싱글 BNC 커넥터로 연결되어 있으며, 1.5-GHz 주파수에서 케이블 손실은 최대 45 dB이다. 이를 RLGC 모델링을 통해 SPICE용 회로로 구현하였고, 케이블 손실측정결과와 매우 유사한 특성을 갖는다. 신호감쇄의 보상은 송신기 회로의 프리앰퍼시스 기능 및 수신단의 이퀄라이저 기능을 통해 복원하며, 송신기 칩의 측정 결과 270-Mb/s, 540-Mb/s, 750-Mb/s 및 1.5-Gb/s 동작속도를 모두 만족하며, 프리앰퍼시스 기능을 OFF 했을 때에도 1.5 Gb/s에서 $370-mV_{pp}$ 출력전압을 갖는다. 칩의 전력소모는 1.2/3.3-V 전원전압으로부터 104 mW, 칩 면적은 I/O 패드를 포함하여 $1.65{\times}0.9mm^2$ 이다.