• 제목/요약/키워드: 5.25-GHz

검색결과 449건 처리시간 0.02초

E-band low-noise amplifier MMIC with impedance-controllable filter using SiGe 130-nm BiCMOS technology

  • Chang, Woojin;Lee, Jong-Min;Kim, Seong-Il;Lee, Sang-Heung;Kang, Dong Min
    • ETRI Journal
    • /
    • 제42권5호
    • /
    • pp.781-789
    • /
    • 2020
  • In this study, an E-band low-noise amplifier (LNA) monolithic microwave integrated circuit (MMIC) has been designed using silicon-germanium 130-nm bipolar complementary metal-oxide-semiconductor technology to suppress unwanted signal gain outside operating frequencies and improve the signal gain and noise figures at operating frequencies. The proposed impedance-controllable filter has series (Rs) and parallel (Rp) resistors instead of a conventional inductor-capacitor (L-C) filter without any resistor in an interstage matching circuit. Using the impedance-controllable filter instead of the conventional L-C filter, the unwanted high signal gains of the designed E-band LNA at frequencies of 54 GHz to 57 GHz are suppressed by 8 dB to 12 dB from 24 dB to 26 dB to 12 dB to 18 dB. The small-signal gain S21 at the operating frequencies of 70 GHz to 95 GHz are only decreased by 1.4 dB to 2.4 dB from 21.6 dB to 25.4 dB to 19.2 dB to 24.0 dB. The fabricated E-band LNA MMIC with the proposed filter has a measured S21 of 16 dB to 21 dB, input matching (S11) of -14 dB to -5 dB, and output matching (S22) of -19 dB to -4 dB at E-band operating frequencies of 70 GHz to 95 GHz.

이중 PLL 구조 주파수 합성기의 위상 잡음 개선 (Improvement of Phase Noise in Frequency Synthesizer with Dual PLL)

  • 김정훈;박범준;김지흥;이규송
    • 한국전자파학회논문지
    • /
    • 제25권9호
    • /
    • pp.903-911
    • /
    • 2014
  • 본 논문에서는 광대역 수신기에서 고속으로 동작하며, 위상 잡음의 크기와 형태를 개선한 이중 PLL 구조 주파수 합성기를 제안한다. 위상 잡음 및 불요신호의 개선을 위해 두 번째 PLL의 기준 주파수로 사용되는 첫 번째 PLL의 출력주파수를 변경하였다. 6.5~8.5 GHz에서 동작하며, 디지털 NCO(Numerically Controlled Oscillator)와 연계하여 주파수 해상도 1 Hz를 만족하는 주파수 합성기를 설계하였고, 제작된 주파수 합성기는 동조속도 60 us 이내로 동작하며, 출력 전력은 약 -3 dBm 이상, 위상 잡음은 10 kHz offset에서 -95 dBc/Hz 이하를 만족한다.

위치 기반 시스템을 위한 CMOS IR-UWB RFIC (A CMOS IR-UWB RFIC for Location Based Systems)

  • 이중무;박명철;어윤성
    • 전자공학회논문지
    • /
    • 제52권12호
    • /
    • pp.67-73
    • /
    • 2015
  • 본 논문에서는 근거리 위치 기반 시스템을 위한 3 - 5 GHz IR-UWB(impulse radio-ultra wide band) RFIC를 제안한다. 수신기의 구조는 에너지 검출 방식으로 설계되었고, 고속 sampling을 하기 위해서 4 bit ADC 와 DLL(delay locked loop) 을 이용하여 equivalent-time sampling 기술을 사용하도록 설계되었다. 송신기는 저전력의 디지털 UWB impulse generator 를 설계하였다. 설계된 IR-UWB RFIC 는 CMOS $0.18{\mu}m$ 공정을 이용하여 제작되었다. 측정된 수신기의 감도는 -85.7 dBm 이며, 송신기와 수신기는 1.8 V 전원 전압에서 각각 32 mA 와 25.5 mA 의 전류를 소모한다.

코오스와 파인 조정을 위한 다이나믹 주파수 스케일링 기법을 사용하는 CMOS 듀티 사이클 보정 회로 (A CMOS Duty Cycle Corrector Using Dynamic Frequency Scaling for Coarse and Fine Tuning Adjustment)

  • 한상우;김종선
    • 전자공학회논문지
    • /
    • 제49권10호
    • /
    • pp.142-147
    • /
    • 2012
  • 본 논문에서는 다이나믹 주파수 스케일링 (DFS) 카운터를 사용하여 코오스, 파인 조정 기능을 갖는 CMOS 듀티 사이클 보정회로를 제시한다. DFS 카운터는 디지털-아날로그 컨버터의 비트 스위칭 글리치를 감소시키기 때문에 제안하는 CMOS 듀티 사이클 보정회로의 듀티 보정 범위를 증가시키고 지터 특성을 개선한다. 제안하는 회로는 0.18-${\mu}m$ CMOS 공정을 이용하여 설계되었다. 0.5-1.5GHz의 넓은 동작 주파수와 25-75%의 넓은 듀티 사이클 보정 범위 내에서 측정된 최대 출력 듀티 사이클 에러는 ${\pm}1.1%$이다.

DGS 구조를 이용한 적층 LTCC 대역통과 필터의 설계 및 제작 (Design and Fabrication of Multi-layer LTCC Bandpass Filter using DGS)

  • 송희석;박규호;조영균;김형석
    • 한국전자파학회논문지
    • /
    • 제15권2호
    • /
    • pp.172-177
    • /
    • 2004
  • 본 논문에서는 기존의 DGS를 LTCC 공정기술을 이용해서, 적층구조에 적용해 보았다. 크기 축소 및 품질계수를 높이기 위해서 나선형 DGS를 사용하였으며, 적층 구조에서 기존의 DGS와 같은 공진 특성을 나타내는 것을 확인하였다. 2개의 나선형 DGS를 결합하여, 새로운 형태의 2단 적층 대역통과 여파기를 구성하였으며, 공정상의 편의를 위해서 비아(Via-Hole)가 없도록 설계하였다. 5.25 GHz 대역 무선랜용 대역통과 여파기를 설계 제작하였으며, 제작한 여파기의 삽입손실은 1.5 dB 이내이며, 크기는 2.0 mm${\times}$1.2 mm${\times}$1.1 mm(L${\times}$W${\times}$H)로 저손실의 초소형 여파기 제작에 적합함을 확인하였다.

보수 이론을 이용한 32비트 파이프라인 캐리 선택 가산기 (A 32-bit Pipelined Carry-select Adder Using the Complementary Scheme)

  • 김영준;김이섭
    • 대한전자공학회논문지SD
    • /
    • 제39권9호
    • /
    • pp.55-61
    • /
    • 2002
  • 캐리 선택 가산기에 파이프라인을 적용하면 적은 수의 파이프라인 스테이지를 가지면서 많은 수의 파이프라인 스테이지를 갖는 가산기처럼 높은 주파수 상에서 구동한다. 이 논문에서는 캐리 선택 가산기 구조를 적용한 4 블록 5스테이지 파이프라인 32비트 가산기를 제안하였다. 이 제안된 가산기는 기존의 16스테이지 파이프라인 32비트 가산기와 같이 높은 주파수에서 동작한다. 그럼에도 불구하고 이 제안된 가산기는 기존 16 스테이지 파이프라인 가산기 보다 3배 적은 트랜지스터로 구현 가능하다. 이 가산기는 0.25um CMOS 공정으로 구현할 때 2.5V전압에서 1.67GHz으로 동작한다.

대역통과여파기 특성을 갖는 통신위성중계기용 Ku-Band 저잡음증폭기의 설계 및 제작 (Design of Ku-Band Low Noise Amplifiers including Band Pass Filter Characteristics for Communication Satellite Transponders)

  • 임종식;김남태;박광량;김재명
    • 한국통신학회논문지
    • /
    • 제19권5호
    • /
    • pp.872-882
    • /
    • 1994
  • 본 논문에서는 통신위성중계기의 송, 수신 신호의 크기에 따른 안테나부의 시스템 특성으로 고려하여 대역통과여파기 형태의 이득특성을 갖는 저잡음증폭기를 설계, 제작하였다. 한 예로써, 위성통신용 수신주파수인 14.0~14.5GHz.에서 2단 저잡음증폭기와 4단 증폭기를 설계, 제작하였다. 제작된 2단 저잡음증폭기는 대역내에서 20.3dB +- 0.1dB의 이득, 1.44dB+-0.04dB의 잡음지수, 송신주파수 대역(12.25~12.75GHz)에서 14dB의 Rejection을 보여주었다 이 저잡음증폭기는 이득, 잡음지수, 군지연 특성면에서도 모두 설계치와 잘 일치하였다. 또한 제작된 4단 증폭기는 42dB 이상의 이득에 +-0.25dB 이내의 평탄도를 보여 주었고, 송신주파수 대역에서의 Rejection은 28dB로 측정되었다. 본 논문에서 제작된 협대역 저잡음 증폭기는 위와 같은 송신대역 Rejection 특성으로 인하여 중계기의 수신부 입력여파기와 주파수변환부내의 여파기의 설계 사양을 완화시키고 설계 및 제작비용을 낮출 수 있다.

  • PDF

Low Spurious Image Rejection Mixer for K-band Applications

  • Lee, Moon-Que;Ryu, Keun-Kwan;Kim, Hyeong-Seok
    • KIEE International Transactions on Electrophysics and Applications
    • /
    • 제4C권6호
    • /
    • pp.272-275
    • /
    • 2004
  • A balanced single side-band (SSB) mixer employing a sub-harmonic configuration is designed for up and down conversions in K-band. The designed mixer uses anti-parallel diode (APD) pairs to effectively eliminate even harmonics of the local oscillator (LO) spurious signal. To reduce the odd harmonics of LO at the RF port, we employ a balanced configuration for LO. The fabricated chip shows 12$\pm$2dB of conversion loss and image-rejection ratio of about 20dB for down conversion at RF frequencies of 24-27.5GHz. As an up-conversion mode, the designed chip shows 12dB of conversion loss and image-rejection ratio of 20 ~ 25 dB at RF frequencies of 25 to 27GHz. The odd harmonics of the LO are measured below -37dBc.

고효율 inverse E급주파수 체배기 설계 (Design of Inverse E Class Frequency Multiplier with High Efficiency)

  • 노희정;조정환
    • 조명전기설비학회논문지
    • /
    • 제25권11호
    • /
    • pp.98-102
    • /
    • 2011
  • This paper describes inverse E class frequency multiplier which is lower inductance and peak switching voltage than E class frequency multiplier. The frequency multiplier is designed to generate 5.8[GHz] frequency by doubling the input frequency 2.9[GHz]. The peak switching voltage of designed inverse E class frequency multiplier with 11[V] is lower 4[V] than that of E class frequency multiplier with 15[V]. The inverse E class frequency multiplier has a conversion gain 6[dB] at output power 21[dBm] and maximum 35[%] power efficiency.

무선 디지털 LMDS 전송시스템

  • 이문호
    • 방송과미디어
    • /
    • 제2권2호
    • /
    • pp.14-30
    • /
    • 1997
  • 무선에 의한 서비스는 유선에서 제공할 수 없는 단말기의 이동성이라는 커다란 장점을 지니기 있기 때문에, 댁내에서의 광화이버 배선으로 여러 가지 문제점을 발생시키고 경우에 따라서는 해결이 불가능한 경우도 무선에 의한 광대역 서비스의 제공이 가능하다. 최근까지는 2.5GHz 대역에서 아날로그 AM방식인 MMDS(Multichannel Multipoint Distribution Service)로 무선 CATV같은 서비스가 진행되어 왔다. 그러나 MMDS 방식의 경우 주파수 배정 문제로 인하여 발전이 한정적으로 이루어져 왔고, 양방향 디지털 및 다채널기술의 적용을 위한 주파수 대역의 확보가 어렵기 때문에 미래의 기술로 적용하기에는 다소 무리가 있는 것으로 분석되고 있다. 따라서 이에 대한 해결책으로 새로운 주파수 자원의 개발과 디지털 다채널 기술을 적용한 초고속 광대역 무선 전송기술의 개발이라는 측면에서 새로이 개발된 것이 최근 연구의 중심을 이루고 있는 LMCS(Local Multi-point Communication System)방식이다. LMCS 시스템은 25GHz∼29GHz 정도의 주파수를 사용하며 디지털화하여 양방향 CATV로 전환함으로써 양방향 멀티미디어 서비스가 가능하고, 향후 정보고속도로와도 연계할 수 있다는 점에서 최근 관심이 집중되고 있으며 많은 연구가 이루어지고 있는 상황이다. 이러한 추세에 따라 국내에서도 LMCS방식의 무선 CATV 서버용 주파수가 배정될 예정이다. LMCS기술은 유선망보다 저렴한 설치비용, 신속한 망구축 등의 장점을 바탕으로 양방향 초미터파 대역으로 고유한 전파전파 특성을 가지고 있으며, 주파수 배정에 있어서도 광대역으로 예상되기 때문에 LMDS에 대한 연구가 필요하다.

  • PDF