• 전기의세계
• /
• 제60권1호
• /
• pp.46-50
• /
• 2011

• 정보과학회 논문지
• /
• 제44권2호
• /
• pp.208-212
• /
• 2017

플래시 SSD는 기존 하드디스크에 비해 높은 에너지 효율성, 외부 충격에 강한 내구성, 높은 입출력 처리량 등 여러 장점을 지니고 있다. 따라서 3D-NAND 및 V-NAND 등 단위 용량 당 비용을 획기적으로 개선하는 최신 기술의 등장과 맞물려서, 플래시 SSD가 많은 영역에서 하드디스크를 급격하게 대체하고 있다. 하지만, 주로 하드디스크를 가정하고 개발된 기존 데이터베이스 엔진은 플래시 SSD의 특성 (예를 들어, 내부 병렬성)을 제대로 활용하지 못하고 있다. 본 논문에서는, 더 빠른 질의 처리를 위해 플래시 SSD에 내재한 내부 병렬성을 활용하는 방법으로, MySQL InnoDB엔진에서 보조 인덱스(Secondary Index)를 이용한 스캔을 위해 비 동기적 입출력을 활용한 Prefetch 기능을 구현하였다. Prefetching을 사용한 스캔 기법은, 기존 InnoDB엔진의 보조 인덱스 스캔과 비교해서, 데이터 페이지 크기가 16KB일 경우, 약 3배 이상, 데이터 페이지 크기가 4KB일 경우, 약 4.2배 이상 성능 향상을 보인다.

• 반도체디스플레이기술학회지
• /
• 제18권2호
• /
• pp.82-86
• /
• 2019

The reliability of 3D NAND flash memory cell is affected by the charge migration which can be divided into the vertical migration and the lateral migration. To clarify the difference of two migrations, the activation energy of the charge loss is extracted and compared in a conventional square device pattern and a new test pattern where the perimeter of the gate is exaggerated but the area is same. The charge loss is larger in the suggested test pattern and the activation energy is extracted to be 0.058 eV while the activation energy is 0.28 eV in the square pattern.

• 전자공학회지
• /
• 제42권7호
• /
• pp.26-38
• /
• 2015

고집적화를 위한 Floating Gate NAND 개발과정에서 몇 차례 기술적 한계상황에 직면하였었지만, Air-Gap, Double patterning, Multi-level Cell, Error Correction Code과 같은 breakthrough idea 을 활용하여 1Xnm까지 성공적인 scale-down 을 하였고 10nm 까지도 바라보고 있지만, 10nm 미만으로는 적절한 방안을 찾지 못한 상황입니다. CTD 의 3D NAND Flash는 Aspect Ratio, Poly channel의 intrinsic 특성, Data 보존 능력 등 해결 해야 할 issue 들이 남아 있지만, F.G Flash 의 지난 20년간 Lesson-learn 과 Band engineering, Channel Si, PUC 의 요소기술 개발 및 System algorithm 개발, QLC 개발 등을 통하여 F.G Flash를 넘어 지속적인 Cost-down 이 가능할 것입니다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2021년도 추계학술발표대회
• /
• pp.43-46
• /
• 2021

다양한 응용에서 저장 매체로 사용되는 NAND 플래시 메모리는 저비용과 대용량을 위해 셀 당 비트 수 증가, 제조 공정의 미세화, 그리고 적층 기술 등 다양한 기술을 사용한다. 그렇지만 이러한 기술들은 플래시 메모리 셀의 안정성과 성능에 악영향을 준다. 특히 QLC 3D 플래시 메모리인 경우, 셀 상태가 많고 상태 간 임계 전압 간격이 좁기 때문에 프로그램과 읽기에 필요한 시간이 길다. 본 논문에서는 프로그램 수행 시간을 줄이고 셀 안정성에 긍정적인 영향을 줄 수 있도록 데이터 코드를 변환하는 비균일 스크램블 기법을 소개하고, 실제 시스템 데이터를 이용하여 스크램블 기법의 성능을 평가한다. 시뮬레이션을 통해 얻은 결과에 따르면 데이터 코드를 변환하여 저장하는 스크램블 기법은 최대 204%의 프로그램 성능 개선 효과를 보인다.

• 한국정보통신학회논문지
• /
• 제26권5호
• /
• pp.682-687
• /
• 2022

터널링 전계효과 트랜지스터(tunneling field-effect transistor; TFET)로 적층된 3차원 적층형 집적회로(monolithic 3D integrated-circuit; M3DIC)에 대한 연구 결과를 소개한다. TFET는 MOSFET(metal-oxide-semiconductor field-effect transistor)와 달리 소스와 드레인이 비대칭 구조이므로 대칭구조인 MOSFET의 레이아웃과 다르게 설계된다. 비대칭 구조로 인해서 다양한 인버터 구조 및 레이아웃이 가능하고, 그 중에서 최소 금속선 레이어를 가지는 단순한 인버터 구조를 제안한다. 비대칭 구조의 TFET를 순차적으로 적층한 논리 게이트인 NAND 게이트, NOR 게이트 등의 M3DIC의 구조와 레이아웃을 제안된 인버터 구조를 바탕으로 제안한다. 소자와 회로 시뮬레이터를 이용해서 제안된 M3D 논리게이트의 전압전달특성 결과를 조사하고 각 논리 게이트의 동작을 검증한다. M3D 논리 게이트 별 셀 면적은 2차원 평면의 논리게이트에 비해서 약 50% 감소된다.

• 한국인터넷방송통신학회논문지
• /
• 제19권4호
• /
• pp.35-39
• /
• 2019

3차원 구조에서 EMI 스프레이 코팅막의 차폐효과(SE)를 측정하였다. 차폐효과의 측정은 동축형 표준 측정기를 이용하는 ASTM D4935 방법으로 수행하였다. ASTM D4935의 동축형 표준 측정기를 이용하여 차폐효과를 측정하기 위하여 원통 슬랩(Slab)의 표준 시료를 가공하여 넣게 된다. 이 때 표준 시료에 낸드 플래시 메모리를 모델링한 3차원 구조를 접합하여 스프레이 코팅을 하였다. 스프레이 코팅의 경우 3차원 구조의 수평면뿐만 아니라 수직면에도 균일하게 코팅이 되었다. 측정결과, 3차원 구조에서도 3차원 구조가 없는 샘플과 비슷하게 최대 59 dB의 차폐효과가 측정되었다. 이러한 결과로 3차원 구조에서도 스프레이 코팅을 균일하게 할 수 있음을 확인하였다.

• 디지털콘텐츠학회 논문지
• /
• 제6권3호
• /
• pp.169-174
• /
• 2005

본 논문은 Verilog HDL로 FPGA에 JPEG Decoder를 구현하여 TV에 JPEG 영상을 디스플레이 하기 위한 JPEG Image Display Board 설계 방법을 제안한다. 본 논문은 FPGA에 Decoder Algorithm을 구현하기 위한 효율적인 방안을 제시하였으며 JPEG Decoder Algorithm은 JPEG Standard Baseline에 기준으로 하여 설계 하였다. 압축된 JPEG bit stream을 저장하기 위하여 Nand Flash Memory를 사용하였으며, JPEG Decoding된 영상을 TV화면에서 확인하기 위하여 Video Encoder를 사용하였다. 또 한 JPEG 영상에 Text data를 쓰기 위하여 YCbCr의 출력 bit를 RGB 24bit로 변환하였다. Video Encoder에 변환된 RGB Data를 동기시켜 출력하기 위하여 CVBS 입력을 Sync Separator에 의해 Hsync, Vsync, Sync, Field signal로 분리하였다. 또한 Display B/D상의 스위치를 통하여 JPEG 모드와 일반영상 모드를 선택할 수 있게 입증하였다.

• 정보처리학회논문지D
• /
• 제14D권7호
• /
• pp.719-726
• /
• 2007

최근 NAND 플래시 메모리는 충격에 강한 내구력과, 저 전력 소비, 그리고 비휘발성이라는 특징 때문에 MP3 플레이어, 모바일 폰, 노트북과 같은 다양한 이동 컴퓨팅 장비의 저장 장치로 사용되고 있다. 그러나 플래시 메모리의 특수한 하드웨어적 특징 때문에 디스크 기반의 시스템을 플래시 메모리상에 곧바로 적용 하는 것은 여러 단점들을 발생 시킬 수 있다. 특히 B트리가 구축될 때 레코드의 삽입, 삭제연산 및 노드 분할 연산은 많은 중첩쓰기 연산을 발생하기 때문에 플래시 메모리의 성능을 심각하게 저하시킬 것이다. 본 논문에서는 IBSF로 불리는 효율적인 버퍼 관리 기법을 제안한다. 이것은 색인 단위에서 중복된 색인 단위를 제거하여 버퍼가 채워지는 시간을 지연시키기 때문에 B트리를 구축할 때 플래시 메모리에 데이터를 쓰는 횟수를 줄인다. 또한 다양한 실험을 통하여 IBSF 기법이 기존에 제안되었던 BFTL 기법보다 좋은 성능을 보이는 것을 증명한다.

• 반도체디스플레이기술학회지
• /
• 제22권4호
• /
• pp.53-58
• /
• 2023

The storage capacity of 3D-NAND flash memory has been enhanced by the multi-layer dielectrics. The deposition process has become more challenging due to the tight process margin and the demand for accurate process control. To reduce product costs and ensure successful processes, process diagnosis techniques incorporating artificial intelligence (AI) have been adopted in semiconductor manufacturing. Recently there is a growing interest in process diagnosis, and numerous studies have been conducted in this field. For higher model accuracy, various process and sensor data are required, such as optical emission spectroscopy (OES), quadrupole mass spectrometer (QMS), and equipment control state. Among them, OES is usually used for plasma diagnostic. However, OES data can be distorted by viewport contamination, leading to misunderstandings in plasma diagnosis. This issue is particularly emphasized in multi-dielectric deposition processes, such as oxide and nitride (ON) stack. Thus, it is crucial to understand the potential misunderstandings related to OES data distortion due to viewport contamination. This paper explores the potential for misunderstanding OES data due to data distortion in the ON stack process. It suggests the possibility of excessively evaluating process drift through comparisons with a QMS. This understanding can be utilized to develop diagnostic models and identify the effects of viewport contamination in ON stack processes.