• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2001년도 춘계학술대회 학술발표 논문집
• /
• pp.215-218
• /
• 2001

최근 지능 정보 처리에 대한 연구가 여러 분야에서 활발히 진행되고 있으며, 불확실하고 복잡한 동적 환경에 적응할 수 있는 계산 모델로 점차 영역을 확장해 가고 있다. 따라서, 본 논문에서는 다치 논리함수의 차분의 성질을 이용한 다치 오토마타 모델을 제시한다. 즉, 입력 스트링 상태를 다치 함수의 치에 사상시키고, 다치 함수의 차분의 성질을 이용하여 상태의 전이에 적용시켜 동적 변화에 자율적으로 적응할 수 있도록 하였다. 그러므로 다치 오토마타는 동적으로 변화하는 시스템을 모델링 하는데 광범위하게 응용될 수 있을 것이다.

• 한국지능시스템학회논문지
• /
• 제11권8호
• /
• pp.701-708
• /
• 2001

최근 컴퓨터의 지능에 대한 연구가 활발히 진행되고 있으며, 불확실하고 복잡한 동적 환경에서도 적응할 수 있도록 그 영역을 확장해 가고 있다. 본 논문에서는 다치논리를 기반으로 한 다치오토마타 모델을 신경망으로 구현한 다치-신경망 시스템을 제안한다. 또한, 다치오토마타는 신경망으로 구현될 수 있고, 다치-신경망 모델은 다치오토마타로 시뮬레이션될 수 있음을 입증하였다. 그 결과, 다치-신경망 모델은 지능시스템, 뇌의 모델링과 같은 여러 응용 분야에 널리 사용될 수 있을 것으로 기대된다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1997년도 추계학술대회 학술발표 논문집
• /
• pp.275-279
• /
• 1997

최근 인공지능연구에서는 기호즈의와 커넥션니즘이 독립적으로 연구되어 왔으나 차츰 융합의 필요성이 절실히 요구되고 있다. 본 연구에서는 먼저 기호주의의 일부분인 고전논리를 확장한 다치논리와 커넥션니즘의 기본부분인 신경회로망을 융합한 다치신경망을 구성하고, BP에 기반을 둔 학습 MVL 네트워크를 이용하여 해석한다. 본 논문에서는 이러한 구성 및 해석방법을 확장하여 비고전적인 다치신경회로망을 구성하는 방법을 제안한다.

• 한국지능시스템학회논문지
• /
• 제11권4호
• /
• pp.311-314
• /
• 2001

최근 지능 정보 처리에 대한 연구가 여러 분야에서 활발히 진행되고 있으며, 불확실하고 복잡한 동적 환경에서도 적응할 수 있도록 그 영역을 확장해 가고 있다. 본 논문에서는 다치 논리함수의 차분의 성질을 이용하여 동적 환경에 적응할 수 있는 다치 오토마타 모델을 제시하였다. 즉, 입력 스트링을 다치 함수의 치에 사상시키고, 다치 함수의 차분의 성질을 상태의 전이에 적용시켜 동적 변화에 자율적으로 적응할 수 있도록 하였다. 따라서, 다치 오토마타는 동적으로 변화하는 환경을 모델링하는데 광범위하게 응용될 수 있을 것이다.

• 논리연구
• /
• 제3권
• /
• pp.27-51
• /
• 2000

이글의 기본적인 목적은 2치를 포함한 다치 논리 체계들간의 관계를 검토하는 데 있다. 이를 위하여 여기서는 명제를 대상으로 한 형식 의미 해석체계들 간에 고러해야 할 의미론적 확장 개념을 분명히 하였다. 구체적으로 다음의 두 작업이 수행되었다 첫째로 2치와 다치 논리 또는 다치 논리들간에 적용될 만한 의미론적 확장 개념을 의미해석의 바탕을 이루는 진리치 함수와 진리연산에 맞게 정의하였다. 둘째로 정의의 적합성을 확장, 비확장 사례 증명을 통해 예증해 보였다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2002년도 추계학술대회 및 정기총회
• /
• pp.493-496
• /
• 2002

감정은 상당히 애매 모호하고 불명확하며 상대방의 감정을 이해하는 것은 매우 어렵다. 본 논문에서는 Plutchik의 감정 모델을 기호 다치 논리 함수의 미분을 이용하여 감정의 변화과정을 추론하는 방법을 제안한다.

• 한국지능시스템학회논문지
• /
• 제12권2호
• /
• pp.135-143
• /
• 2002

본 논문에서는 전류모드 CMOS의 기본회로를 이용해 다치 논리(Multiple Valued Logic) 연산기를 설계하고자 한다. 우선, 2진(binary)FFT(Fast courier Transform)를 확장해 다치 논리회로를 이용해서 고속 다치 FFT 연산기를 구현하였다. 다치논리회로를 이용해서 구현한 FFT연산은 기존의 2치 FFT과 비교를 해 본 결과 트랜지스터의 수를 상당히 줄일 수 있으며 회로의 간단함을 알 수가 있었다. 또한, 캐리 전파 없는 가산기론 구현하기 위해서 {0, 1, 2, 3}의 불필요한(redundant) 숫자 집합을 이용한 양의 수 표현을 FFT회로에 내부적으로 이용하여 결선의 감소와 VLSI 설계시 정규성과 규clr성으로 효과적이다. FFT 승산을 위해서는 승산기의 연산시간과 면적을 다치 LUT(Look Up Table)로 이용해 승산의 역할을 하였다. 마지막으로 이진시스템(binary system)과의 호환을 위해 다치 하이브리드형 FFT 프로세서를 제시하여 2진 4치 부호기와 4치 2진 복호기 및 전류모드 CMOS회로를 사용하여 상호 호환성을 갖도록 설계를 하였다.

• 전기산업
• /
• 제7권2호
• /
• pp.110-113
• /
• 1996

• NEWSLETTER 전기공업
• /
• 98-18호통권211호
• /
• pp.24-40
• /
• 1998

• 한국컴퓨터산업학회논문지
• /
• 제3권1호
• /
• pp.57-66
• /
• 2002

본 논문에서는 전류모드 CMOS의 기본회로를 이용해 다치 논리(Multiple-Valued Logic) 연산기를 설계하고자 한다. 우선, 2진(Binary)FFT(Fast Fourier Transform)를 확장해 다치 논리회로를 이용해서 고속 다치 FFT 연산기를 구현하였다. 다치 논리회로를 이용해서 구현한 FFT연산은 기존의 2치 FFT과 비교를 해 본 결과 상당히 트랜지스터의 수를 줄일 수 있으며 회로의 간단함을 알 수가 있었다. 또한, 캐리 전파 없는 가산기를 구현하기 위해서 ｛0,1,2,3｝의 불필요한(Redundant) 숫자 집합을 이용한 양의 수 표현을 FFT회로에 내부적으로 이용하여 결선의 감소와 VLSI 설계시 정규성과 규칙성으로 효과적이다. FFT승산을 위해서는 승산기의 연산시간과 면적을 다치 LUT(Look Up Table)로 이용해 승산의 역할을 하였다. 마지막으로 이진시스템(Bin system)과의 호환을 위해 다치 하이브리드형 FFT 프로세서를 제시하여 2진4치 부호기와 4치 2진 복호기 및 전류모드 CMOS회로를 사용하여 상호 호환성을 갖도록 설계를 하였다.