• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 가을 학술발표논문집 Vol.33 No.2 (A)
• /
• pp.469-474
• /
• 2006

전통적인 임베디드 시스템 개발은 하드웨어와 소프트웨어가 독립적으로 개발된다. 그러나 시스템 개발 후 오류 발생 시, 하드웨어와 소프트웨어 둘 중 어디에서 발생했는지 알아내기 어려웠다. 따라서 임베디드 시스템 개발을 위해 하드웨어/소프트웨어의 통합 설계 방법이 연구기관들에 의해 제시되어 왔다. 본 논문은 현실적으로 많이 사용되고 있는 일반 임베디드 시스템 개발 방법으로부터 접근하는 HW/SW 통합 개발 방법을 제안하였다. 즉, 이미 만들어진 하드웨어를 설계 단계로 끌어올려 정형 기법을 통해 하드웨어를 설계 및 정형 검증하여 견고한 하드웨어를 만들고, 이를 기반으로 소프트웨어를 정형 명세 및 검증하는 하드웨어/소프트웨어 통합 개발을 수행하였다. 따라서 개발 후 하드웨어 또는 소프트웨어에서 발생할 수 있는 오류를 최소화하고 오류가 발생하였다고 해도 개발 전에 설계상에서 오류를 수정할 수 있어 임베디드 시스템의 신뢰성을 보장하였다. 또한 설계 과정의 어떤 시점에서 개발 중인 가상의 하드웨어가 아닌 개발 완료된 하드웨어의 실제 코드를 테스트할 수 있으므로, 현실적인 임베디드 시스템 개발에 더 효과적인 하드웨어/소프트웨어 통합 개발 방법론을 제시하여 그 효율성을 높였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제30권12호
• /
• pp.1149-1157
• /
• 2003

하드웨어와 소프트웨어가 조합된 내장형 시스템이 복잡해지면서, 내장형 시스템에 탑재되는 내장형 소프트웨어 테스트가 중요하게 인식되고 있다. 특히, 원자력 발전소와 같이 안전 등급이 높은 시스템에 들어가는 소프트웨어 테스트는 필수적이다. 내장형 시스템 테스트의 경우 하드웨어와 소프트웨어의 상호작용에 의해 발생하는 오류를 발견하기 위한 효과적인 테스트 기법이 필요하다. 본 논문에서는, 하드웨어와 소프트웨어 사이의 상호작용에 의해 생성되는 오류를 발견하기 위하여, 오류 삽입 기법을 이용한 테스트 데이타 선정 기법을 제안하고, 이 기법을 Digital Plant Protection System에 적용하였으며, 실험을 통해 제안한 기법의 우수성을 분석한다.

• 항공우주기술
• /
• 제2권1호
• /
• pp.73-79
• /
• 2003

대부분의 위성 설계에서 우주 방사선에 의한 메모리 데이터 보호를 위해 오류정정회로를 내장하며, 동시에 오류의 누적을 방지하기 위해 주기적으로 메모리 내용을 읽는 알고리즘을 적용하고 있다. 소프트웨어에 의한 읽기 알고리즘을 적용하는 KOMPSAT 2호기의 경우 메모리 소자에 대한 방사능 영향 시험을 수행하지 않아 1호기에 비해 다소 큰 오류 가능성이 예측되었다. 소프트웨어 알고리즘 변경으로 읽기 작업을 하도록 결정하였으나 하드웨어에 의해 더 빠른 속도로 오류를 정정하도록 하는 방법도 연구되었다. 본 논문은 이러한 연구 결과로서, 최소 1.88분 정도의 주기로 1 Gbits의 메모리 영역을 읽음으로서 하드웨어만으로 메모리 내용을 보존할 수 있는 방법에 대하여 논의하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2016년도 춘계학술발표대회
• /
• pp.31-32
• /
• 2016

최근 소형 임베디드 시스템에서 고사양 컴퓨터 시스템까지 저장매체로 낸드 플래시 메모리를 채택하고 있다. 낸드 플래시는 물리적 성질로 인해 비트 오류가 발생하며 저장매체로써의 신뢰성이 부각되고 있다. 낸드 플래시 연구를 위해 낸드 플래시 하드웨어로 실험 환경을 구성할 경우 다른 종류의 낸드 플래시 하드웨어를 테스트하려면 전체 실험 환경을 수정해야 하는 번거로움이 발생한다. 본 논문은 실제 낸드 플래시의 비트 오류율(Bit Error Rate : BER)을 수집하여 비트 오류 발생 모델을 구축하였고 리눅스 커널의 낸드 플래시 시뮬레이터인 NANDSim에서 가상으로 생성한 낸드 플래시 종류에 따라 비트 오류율을 적용하여 소프트웨어적 실험 환경을 구성하였다.

• 한국소프트웨어감정평가학회 논문지
• /
• 제15권2호
• /
• pp.95-100
• /
• 2019

본 논문에서는 리눅스 OS의 소프트-RAID 시스템에서 발생된 오류를 간단한 하드웨어를 이용해 보고하는 방법을 제시하였다. 제시한 방법은 다른 보고 방법들에 비해 로그-인 과정이나 홈-페이지 접속 등과 같은 별도의 액세스 과정 없이 직관적으로 오류상태를 표시하며, 특히 서버에서 오류상태를 능동적으로 표시함에 따라 관리자가 즉시 조치를 취할 수 있는 특징을 지니고 있다. 제시한 방법의 효과를 확인하기 위해 실험 장치를 구성하고 실험한 결과 저장장치에서 이상이 발생한 경우 능동적으로 오류사실을 표시함을 확인하였다. 이와 같이 소프트-RAID 시스템이 하드웨어 RAID 시스템과 거의 유사한 기능을 수행할 수 있으므로 저렴한 가격으로 서버의 데이터 안정성을 확보할 수 있다.

• 한국항행학회논문지
• /
• 제19권1호
• /
• pp.48-52
• /
• 2015

본 논문에서는 2011년에 제안된 암호와 복호가 동일한 블록 암호 SSB에 대한 차분 오류 공격을 제안한다. 이 알고리즘은 국제표준 블록암호를 기반으로 설계된 블록 암호로써 하드웨어 구현에서 장점을 갖게 설계되었다. 차분 오류 공격은 부채널 공격 기법 중 하나로 오류 주입 공격과 차분 공격을 결합한 것이다. SSB는 하드웨어 환경에 적합한 알고리즘이므로 차분 오류 공격에 대해 안전성을 가져야 한다. 그러나 본 논문에서 제안하는 차분 오류 공격을 이용하면, 1 개의 랜덤 바이트 오류를 주입과 $2^8$의 전수조사를 통해 SSB의 128 비트 비밀키를 복구할 수 있다. 이 결과는 암호와 복호가 동일한 블록 암호 SSB의 안전성을 분석한 첫 번째 결과이다.

• 한국정보통신학회논문지
• /
• 제17권1호
• /
• pp.76-89
• /
• 2013

본 논문에서는 RSA를 몽고메리 지수승 기반의 하드웨어로 구현함에 있어 광학 오류 주입 공격을 탐지할 수 있는 기술을 제안한다. 본 기법은 몽고메리 곱셈 기반의 연산에서 메모리 입출력에 오류가 주입되었는지 확인하기 위해 무결성 검증 절차를 구현하였으며, 곱셈 연산에는 사용되는 로직에 광학 오류 주입 탐지 기법을 적용함으로써 안전한 지수승 연산을 가능하도록 하였다. 제안한 기법은 다양한 오류에 대하여 안전한 것으로 확인되었으며, 암호화 연산 수행시간에 영향을 미치지 않으며, 전체 면적 대비 3% 미만의 오버헤드로 구현 가능하다.

• 한국통신학회논문지
• /
• 제24권8A호
• /
• pp.1238-1244
• /
• 1999

본 논문에서는 오류정정 능력이 비교적 작은 경우에 매우 효과적인 직접복호법을 이용하여 기존의 복호기에 비해 하드웨어적으로 매우 간단한 새로운 3중 오류정정 Reed-Solomon 복호기의 설계 방법을 제안한다. 본 논문에서 설계한 3중 오류정정 Reed-Solomon 복호기는 오류위치다항식 및 오류평가다항식의 계산에 GF(2m) 상의 곱셈기가 9개만 사용되어, 기존의 복호기가 약24개가 소요되는데 비해 매우 간단한 하드웨어로 구현할 수 있는 장점을 가지고 있다. 또한 제어회로도 매우 간단하고, 복호지연도 오증계산에 걸리는 한 블록만큼만 소요되므로 수신 시퀀스를 저장하는 버퍼 메모리를 절약할 수 있다.

• 한국항행학회논문지
• /
• 제14권1호
• /
• pp.87-92
• /
• 2010

항공 임베디드 시스템은 고신뢰성 설계가 매우 중요하다. 본 논문에서는 고신뢰성 항공 임베디드 시스템 연구를 위하여 Triple Modular Redundancy(TMR) 구조의 하드웨어를 설계하였다. TMR 구조의 하드웨어가 단일 프로세서 구조의 하드웨어보다 얼마나 신뢰성이 향상 되었는지를 연구하기 위하여, ARM 프로세서와 TMR ARM 프로세서의 축소된 형태의 시뮬레이션 모델을 개발하였고 각각의 신뢰성을 평가하는 연구를 수행하였다. 신뢰성 평가는 RTL을 이용한 시뮬레이션 기반 오류 주입 시뮬레이션 기법을 이용하였다. 주입된 오류별로 타겟 시스템의 상태변화를 분석하여, 오류 복구비율을 계산하였다. 실험결과 TMR ARM의 오류복구 능력은 ARM에 비해 최대 10배 이상 향상되었으며, 특히 permanent fault에서 더 강인함을 확인 하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 학술대회 논문집 정보 및 제어부문
• /
• pp.388-389
• /
• 2008

이중 이진 (double binary) 터보 디코더는 오류 정정 코드 중 하나로써, 높은 오류 정정 성능으로 인해 IEEE 802.16 표준 (WiMAX)에서 사용되고 있다. Maximum ${\alpha}$ posteriori probability (MAP) 디코딩 블록은 이중 이진 터보 디코더의 가장 핵심적인 블록으로, 본 논문은 이를 구현하기 위한 알고리즘 중 하나인 improved Max-Log-MAP 알고리즘에 대한 효율적인 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 기존의 하드웨어 구조와 비교하였을 때, 오류 정정 성능은 동일만 반면, 구떤 복잡도는 감소한다. 0.13um 공정에서 입력 비트폭을 8비트로 가정하고 시뮬레이션 한 결과, 속도와 칩 면적, 그리고 소비전력 측면에서 각각 8.92%, 1845%, 그리고 29.93%의 향상을 보인다. 제안하는 구조를 WIMAX 설계에 적용하여 성능 개선을 이끌어낼 수 있다.