• Proceedings of the Korea Society for Simulation Conference
• /
• 2000.04a
• /
• pp.153-153
• /
• 2000

최근 선진국들은 신규 워게임모형 개발시 장차전 개념을 반영하기 위하여 미래전자의 주요기능인 C4ISR 및 객체지향 기법을 적용하려고 노력하고 있다. 이러한 워게임 모형들은 현실과 같은 가상환경에서 합동작전을 모의할 수 있으며 전략, 작전 및 전술 수준을 모두 고려할 수 있고 지상전, 공중전, 해상전, 미사일전, 정보전 등 현대 전투개념을 모두 반영할 수 있도록 초대형 시뮬레이션 시스템으로 발전되고 있다. 본 고에서는 C4I 기능통합 및 연동화 모의 논리중에서 전략기동, 전술기동, 교전평가, 전략수송, 표적탐색, 미사일 판정을 위한 모의 기법과 초대형 시뮬레이션 시스템의 자료/명령 전달 구조 및 하드웨어/소프트웨어 사양, 구성 모듈등을 분석한다. 특히 현재 미 합참에서 개발중인 JWARS모형의 주요 객체들인 전투공간개체(BSE: Battle Space Entity), 아크-노드 네트워크, 화력 집중점(FCPs: Fire Concentration Points) 등을 살펴보고 현대전의 가장 큰 특징인 C4ISR/(Command, Control, Communication, Computer, Intelligence, Surveillance, Reconnaissance) 분야에서 표적탐지, 통신, 정보 모의 기법을 분석함으로써, 향후 한국적 여건에 적합한 분석모형 개발 방향을 제시하고자 한다.

• Journal of the Korea Society for Simulation
• /
• v.25 no.4
• /
• pp.43-52
• /
• 2016

Wireless sensor network (WSN) technology has been implemented using commercial off-the-shelf microcontrollers (MCUs), In this paper, we propose a simulation environment to realize the physical evaluation of FPGA-based node by considering vertically cross-layered WSN in terms of physical node device and network interconnection perspective. The proposed simulation framework emulates the physical FPGA-based sensor nodes to interoperate with the NS3 through the runtime infrastructure (RTI). For the emulation and interoperation of FPGA-based nodes, we extend a vendor-providing FPGA design tool from the host computer and a script to execute the interoperation procedures. The standalone NS-3 is also revised to perform interoperation through the RTI. To resolve the different time-advance mechanisms between the FPGA emulation and event-driven NS3 simulation, the pre-simulation technique is applied to the proposed environment. The proposed environment is applied to IEEE 802.15.4-based low-rate, wireless personal area network communication.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10e
• /
• pp.277-279
• /
• 2002

전자상거래, 무선 인터넷 등의 활성화를 위해서는 신뢰성 있는 통신 서비스를 제공하는 IPv6용 보안시스템이 필요하다. 이를 위한 기존의 암호화 알고리즘은 소프트웨어 및 하드웨어로 많이 구현되어 있으나 IPv4를 기반으로 한 운영체제에 종속되어 있다. 이를 해결하기 위하여 운영체제 없이 고성능의 보안서비스를 제공하는 IPv6용 보안시스템이 하드웨어로 구현되었다. 본 논문에서는 이러한 IPv6용 하드웨어 보안시스템에 요구되는 암호화알고리즘 중에서 HMAC-SHA-1을 하드웨어 모듈로 구현하였다. 그리고 구현한HMAC-SHA-1 모듈에 대하여 시뮬레이션 테스트를 수행하고 IPv6 하드웨어 보안시스템과 연동함으로써 기능을 검증하였다.

• Journal of the Korean Society of Manufacturing Process Engineers
• /
• v.14 no.4
• /
• pp.34-42
• /
• 2015

As the industry environment is changing to automated systems, engineering education at university has changed with industrial development. Industry technology will be developed, and the industry environment will become more complicated. Therefore, the knowledge that undergraduates have to acquire in university will be extensive. Industries need a person with expertise to react quickly to rapidly changing technology. Therefore, universities need to endeavor to cultivate manpower in technical fields. This is difficult because the contents of engineering education must react quickly to rapidly changing industry technology. This paper proposes a hardware-linked simulation platform for engineering education on the well-used systems in industrial sites.

• Journal of Korea Multimedia Society
• /
• v.12 no.2
• /
• pp.200-208
• /
• 2009

JBIG2, as the next generation standard for binary image compression, must be designed in hardware modules for the JBIG2 FAX to be implemented in an embedded equipment. This paper proposes a hardware module of the high-speed Huffman coder for JBIG2. The Huffman coder of JBIG2 uses selectively 15 Huffman tables. As the Huffman coder is designed to use minimal data and have an efficient memory usage, high speed processing is possible. The designed Huffman coder is ported to Virtex-4 FPGA and co-operating with a software modules on the embedded development board using Microblaze core. The designed IP was successfully verified using the simulation function test and hardware-software co-operating test. Experimental results shows the processing time is 10 times faster than that of software only on embedded system, because of hardware design using an efficient memory usage.

• Proceedings of the IEEK Conference
• /
• 2003.07a
• /
• pp.141-144
• /
• 2003

인터넷 사용자의 증가와 데이터 전송양이 폭발적으로 증가하면서, 네트워크에도 고속화 및 다기능화가 요구되고 있다. 또한, IPv4의 주소 부족 문제를 해결하기 위해 IPv6의 표준화가 진행 중인데, IPv4와 IPv6는 서로 다른 주소 체계를 사용하므로 상호 연동하기 위한 방안이 제공되어야 한다. 본 논문에서는 IPv4-IPv6 간 연동을 위한 메커니즘인 변환 방식과 터널링 방식에 모두 이용되고, 데이터의 고속 처리를 위해 프로토콜 듀얼 스택 중 3계층과 4계층을 하드웨어로 설계하였다. 특히, 3계층은 IP 기반의 고속 네트워크를 위해 듀얼 스택으로 구현함으로써 IPv4, IPv6 패킷을 단일 노드에서 처리할 수 있는 장점을 지닌다. 본 논문에서 제안한 네트워크 프로세서는 Verilog HDL을 이용하여 설계하였으며, 실제 네트워크 상의 패킷 정보를 볼 수 있는 Ethereal 프로그램을 이용하여 구한 테스트 벡터로 시뮬레이션 및 검증을 하였다.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• 2012.06a
• /
• pp.122-124
• /
• 2012

선박운항 시뮬레이터 시스템은 체험자가 실제 선박을 운항하는 것과 유사한 경험을 할 수 있도록 설계된 시스템으로 선원의 교육 및 해상교통 안전진단 등에 활용된다. 이러한 활용 목적에 따른 효과를 극대화하기 위해 시뮬레이션 통제 및 운용 공간을 비롯해 하드웨어 및 소프트웨어, 데이터베이스 등 여러 요소가 유기적으로 연동되어 구성되는데, 공간 및 하드웨어. G.UI 기반의 소프트웨어 등은 실선박과 거의 흡사하게 제작되고 있는 반면 3차원 영상 소프트웨어 및 데이터베이스는 몰입감을 형성하는 가장 중요한 요소임에도 불구하고 사실적으로 묘사되지 못하고 있다. 특히 선박운항 시뮬레이터의 가장 중요한 요소 중 하나인 해양파 묘사에 있어서는 더욱 취약한 모습을 보여주고 있다. 본 발표를 통해 선박운항 시뮬레이터를 위한 여러 해양파 가시화 요소들을 분석해 보고 몰입감 있는 해양파 가시화를 위한 방안을 모색하고자 하였다.

• Journal of Advanced Navigation Technology
• /
• v.18 no.6
• /
• pp.600-608
• /
• 2014

In this paper, CABAC H/W module is developed using co-design method. After entire H.264/AVC encoder was developed with C using reference SW(JM), CABAC H/W IP is developed as a block in H.264/AVC encoder. Context modeller of CABAC is included on the hardware to update the changed value during binary encoding, which enables the efficient usage of memory and the efficient design of I/O stream. Hardware IP is co-operated with the reference software JM of H.264/AVC, and executed on Virtex-4 FX60 FPGA on ML410 board. Functional simulation is done using Modelsim. Compared with existing H/W module of CABAC with register-level design, the development time is reduced greatly and software engineer can design H/W module more easily. As a result, the used amount of slice in CABAC is less than 1/3 of that of CAVLC module. The proposed co-design method is useful to provide hardware accelerator in need of speed-up of high efficient video encoder in embedded system.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2017.11a
• /
• pp.168-169
• /
• 2017

기존의 정형적인 디스플레이 형태뿐만 아니라 비정형적인 구조의 디스플레이의 관심이 증가하고 있다. 미래에는 기존의 직사각형의 디스플레이와 더불어 비정형적인 디스플레이의 기술이 발전할 전망으로 보인다. 이러한 비정형 사이니지 기술이 발전함에 따라 비정형 영상 표출에 대한 연구가 시행될 필요성이 있다. 하지만 큐브 디스플레이와 같은 비정형 디스플레이에 바로 영상을 표출하기에는 실질적으로 구현이 어려운 점이 있다. 따라서 현실적인 하드웨어 구현이 아닌 비정형 영상 시뮬레이션을 실행할 수 있는 환경을 구축함으로써 이러한 한계를 극복하고자 한다. 본 논문은 립모션(Leap Motion)과 유니티(Unity3D)를 연동하여 제스처 인식 기반의 비정형 디스플레이 표출 시뮬레이션을 시행하였다. 사용자의 명령에 따라 큐브모형이 제어가 되어 비정형 디스플레이로 인식하고 영상을 표출한다. 이는 실제 공간에서 사용할 수 있는 조립형 큐브 디스플레이에 영상을 직접 표출하기 전 시뮬레이션으로 활용 할 수 있을 것으로 기대된다.

• Proceedings of the Korean Society for Agricultural Machinery Conference
• /
• 2017.04a
• /
• pp.160-160
• /
• 2017

자동화 기술을 통한 한국형 스마트팜의 발전이 비약적으로 이루어지고 있는 가운데 무인화를 위한 지능적인 스마트 시설환경 관찰 및 분석에 대한 요구가 점점 증가 하고 있다. 스마트 시설환경에서 취득 가능한 시계열 데이터는 온도, 습도, 조도, CO2, 토양 수분, 환기량 등 다양하다. 시스템의 경계가 명확함에도 해당 속성의 특성상 타임도메인과 공간도메인 상에서 정확한 추정 또는 예측이 난해하다. 시설 환경에 접목이 증가하고 있는 지능형 관리 기술 구현을 위해선 시계열 공간 데이터에 대한 신속하고 정확한 정량화 기술이 필수적이라 할 수 있다. 이러한 기술적인 요구사항을 해결하고자 시도되는 다양한 방법 중에서 공간 분해능 향상을 위한 다지점 계측 메트릭스를 실험적으로 구성하였다. $50m{\times}100m$의 단면적인 연동 딸기 온실을 대상으로 $3{\times}3{\times}3$의 3차원 환경 인자 계측 매트릭스를 설치하였다. 1 Hz의 주기로 4가지 환경인자(온도, 습도, 조도, CO2)를 계측하였으며, 계측 하는 시점과 동시에 병렬적으로 공간통계법을 이용하여 미지의 지점에 대한 환경 인자들을 실시간으로 추정하였다. 선행적으로 50 cm 공간 분해능에 대응하기 위하여 Kriging interpolation법을 횡단면에 대하여 분석한 후 다시 종단면에 대하여 분석하였다. 3 Ghz에 해당하는 연산 능력을 보유한 컴퓨터에서 1초 동안 획득한 데이터에 대한 분석을 마치는데 소요되는 시간이 15초 내외로 나타났다. 이는 해당 알고리즘의 매우 높은 시간 복잡도(Order of $O=O^3$)에 기인하는 것으로 다양한 시설 환경의 관리 방법론에 적절히 대응하기에 한계가 있다 할 수 있다. 실시간으로 시간 복잡도가 높은 연산을 수행하기 위한 기술적인 과제를 해결하고자, 근래에 관심이 증가하고 있는 NVIDIA 사에서 제공하는 CUDA 엔진과 Apple사의 제안을 시작으로 하여 공개 소프트웨어 개발 컨소시엄인 크로노스 그룹에서 제공하는 OpenCL 엔진을 비교 분석하였다. CUDA 엔진은 GPU(Graphics Processing Unit)에서 정보 분석 프로그램의 연산 집약적인 부분만을 담당하여 신속한 결과를 산출할 수 있는 라이브러리이며 해당 하드웨어를 구비하였을 때 사용이 가능하다. 반면, OpenCL은 CUDA 엔진이 특정 하드웨어에서 구동이 되는 한계를 극복하고자 하드웨어에 비의존적인 라이브러리를 제공하는 것이 다르며 클러스터링 기술과 연계를 통해 낮은 하드웨어 성능으로 인한 단점을 극복하고자 하였다. 본 연구에서는 CUDA 8.0(https://developer.nvidia.com/cuda-downloads)버전과 Pascal Titan X(NVIDIA, CA, USA)를 사용한 방법과 OpenCL 1.2(https://www.khronos.org/opencl/)버전과 Samsung Exynos5422 칩을 장착한 ODROID-XU4(Hardkernel, AnYang, Korea)를 사용한 방법을 비교 분석하였다. 50 cm의 공간 분해능에 대응하기 위한 4차원 행렬($100{\times}200{\times}5{\times}4$)에 대하여 정수 지수화를 위한 Quantization을 거쳐 CUDA 엔진과 OpenCL 엔진을 적용한 비교한 결과, CUDA 엔진은 1초 내외, OpenCL 엔진의 경우 5초 내외의 연산 속도를 보였다. CUDA 엔진의 경우 비용측면에서 약 10배, 전력 소모 측면에서 20배 이상 소요되었다. 따라서 우선적으로 OpenCL 엔진 기반 하드웨어 가속 기술 최적화 연구를 통해 스마트 시설환경 실시간 시뮬레이션 기술 도입을 위한 기술적 과제를 풀어갈 것이다.