• 대한전기학회논문지:시스템및제어부문D
• /
• 제53권1호
• /
• pp.1-9
• /
• 2004

In this paper, we proposed a hardware(H/W) structure which can compress and recontruct the input image in real time operation and implemented it into a FPGA platform using VHDL(VHSIC Hardware Description Language). All the image processing element to process both compression and reconstruction in a FPGA were considered each of them was mapped into a H/W with the efficient structure for FPGA. We used the DWT(discrete wavelet transform) which transforms the data from spatial domain to the frequency domain, because use considered the motion JPEG2000 as the application. The implemented H/W is separated to both the data path part and the control part. The data path part consisted of the image processing blocks and the data processing blocks. The image processing blocks consisted of the DWT Kernel for the filtering by DWT, Quantizer/Huffman Encoder, Inverse Adder/Buffer for adding the low frequency coefficient to the high frequency one in the inverse DWT operation, and Huffman Decoder. Also there existed the interface blocks for communicating with the external application environments and the timing blocks for buffering between the internal blocks. The global operations of the designed H/W are the image compression and the reconstruction, and it is operated by the unit or a field synchronized with the A/D converter. The implemented H/W used the 54％(12943) LAB(Logic Array Block) and 9％(28352) ESB(Embedded System Block) in the APEX20KC EP20K600CB652-7 FPGA chip of ALTERA, and stably operated in the 70MHz clock frequency. So we verified the real time operation. that is. processing 60 fields/sec(30 frames/sec).

• 정보처리학회논문지C
• /
• 제12C권5호
• /
• pp.709-716
• /
• 2005

본 논문은 광가입자 망의 QoS(Quality of Service)에 관한 것으로 액세스 망의 구조를 설명하고, QoS 요구사항에 따른 가입자 및 서비스의 대역을 동시에 보장하기 위한 방안을 제시한다 먼저, 서비스뿐 만 아니라 가입자 대역을 동시에 보장할 수 있는 방안에 관한 연구로 2계층 분류 방식을 제안한다. 2계층 분류 방식은 서비스를 분류하는 서비스 분류 테이블과 가입자를 분류하는 가입자 분류 테이블의 구성을 통한 두 단계의 분류 방식으로 가입자 대역을 보장할 수 있다. 또한, 플로우의 손실율을 최소화하는 분류 테이블의 엔트리 수를 M/G/k/k의 큐잉모델로 도출한다. 그리고, 가입자들의 공평성을 보장하기 위해 가입자 단위의 가상 큐잉과 스케줄링을 통해 시스템이 목표로 하는 지연범위를 만족시키는 큐의 수를 도출하였다.

• 조명전기설비학회논문지
• /
• 제23권1호
• /
• pp.116-124
• /
• 2009

본 논문은 이산웨이블렛 변환, 푸리에 변환 및 실효값의 연산 결과를 이용하여 전력품질을 진단하는 인공지능형 진단기법을 제안한다. 제안된 진단기법을 채택한 인공지능형 전력품질 진단기는 과도현상, 순간전압강하, 순간전압상승, 순간정전 및 전고조파 외형률의 진단 및 분류가 가능하다. 신호처리를 위한 데이터 샘플링주파수는 15.36[kHz]가 사용되었으며 샘플링된 이산데이터는 이산웨이블렛변환, 고속푸리에변환, 실효값의 연산에 사용되어진다. 효율적인 인공지능형 전력품질 진단을 위해서, 진단하고자 하는 전력품질 요소에 맞추어 간단한 다층구조의 인공신경망을 설계하였다. 제안된 인공신경망은 C++ 언어로 프로그램되어 PSIM 시뮬레이션 연구에 사용되었으며, TI DSP 320C6713 마이크로프로세서를 사용한 MP PQ+256 하드웨어에서 검증하였다.

• 한국음향학회지
• /
• 제23권2호
• /
• pp.117-124
• /
• 2004

본 논문에서는 수중에서 영상정보를 초음파를 이용하여 전송하기 위한 QPSK (Quadrature Phase Shift Keying) 방식의 수중영상 정보전송 시스템을 DSP (Digital Signal Processor)를 이용하여 구현하였다. 본 논문에서는 영상 데이터를 실시간으로 송수신하기 위하여 송수신기에 사용된 복수 개의 DSP프로세서를 BDPA (Block Data Parallel Architecture) 구조를 이용하여 병렬처리 하였다. 장비의 운용 및 실시간 디버깅을 위한 소프트웨어를 GUI (Graphic User Interface) 방식으로 구현하였다. 또한. 본 논문에서 구현한 수중영상 정보 전송 시스템의 성능을 검증하기 위하여 강원도 동해 앞바다에서 실해역 실험을 수행하여 수중 30m와 80m 지점에서 센서간 거리 20 m에서 10 kbps의 영상정보 전송이 가능함을 확인할 수 있었다.

• 한국산학기술학회논문지
• /
• 제11권8호
• /
• pp.2975-2982
• /
• 2010

본 논문에서는 모델기반 설계를 이용한 이륜 도립진자 로봇의 설계방법에 대해 제시한다. 임베디드 시스템의 제어 프로그램 설계는 MATLAB/SIMULINK를 사용한 모델기반 설계에 의해 간편하고 손쉽게 구현되었으며, 로봇은 NXT 마인드스톰, 서보 직류전동기, 초음파센서, 자이로센서, 광센서로 구성되었다. 이 로봇은 불안정한 비선형시스템이며 몸체 경사각 제어문제를 가지고 있는데, 제어기 설계는 상태궤환 LQR 제어를 이용하였다. 타겟이 되는 프로세서에 종속적이지 않은 모델기반 설계는 문서기반 설계보다 프로그램 개발, 오류 발견 및 수정, 소프트웨어 구조 파악의 측면에서 장점을 가지고 있음을 제어기 설계와 실험을 통해서 확인할 수 있었다.

• 한국항행학회논문지
• /
• 제3권2호
• /
• pp.185-195
• /
• 1999

항공이동통신분야에서는 아날로그형 음성통신의 한계점을 극복하고, 운용자의 업무 부담을 경감할 목적으로 항공이동데이터통신망(VDL)을 이용한 데이터 통신이 항공운용통신(AOC) 분야에서 발전되었으며, 이를 항공교통서비스(ATS) 분야에 적용하기 위한 연구가 국제민간항공기구(ICAO)의 CNS/ATM 구축 권고에 의하여 미국, 유럽 등 항공 선진국에서 진행되고 있다. 본 논문은 항공교통서비스 분야에 VDL을 이용한 데이터 링크 서비스를 제공하기 위하여 디지털형의 출발전비행허가(PDC) 시스템을 개발한 내용의 결과이다. 개발된 PDC 시스템은 하나의 PC급 단일 시스템으로 항공교통관제소, VDL 통신망, 관제사 등이 원격으로 연동되어 실시간 및 동시에 PDC 정보를 처리하여야 한다. 이를 위하여 제안된 기법은 하나의 프로세서에 여러 개의 쓰레드를 갖는 멀티 쓰레드 방식이 도입되어 설계되었다. 멀티 쓰레드 방식이 사용된 이유는 시스템의 간소화, 효율적인 내부 자원의 이용, 데이터 처리에 있어서 우수한 성능을 발휘하기 때문이다. 본 논문은 김포공항 PDC 시스템의 구조 및 설계 내용을 기술하고, 실제 운용 결과에 대한 데이터를 분석하였다. 김포공항 PDC 시스템의 운용결과를 이용한 분석한 결과, 운용초기단계로 모든 항공기에 시스템이 구축되지 않아 매일 평균 25대의 항공기가 운용하여 평균 10%의 이용률을 나타내며, 최대 34대의 항공기가 이용하고 있다. 메시지 송/수신에 걸리는 시간을 분석한 결과, 항공기의 PDC 요청부터 MAS의 수신에 소요되는 시간은 최소 14초부터 최대 983초(16분 23초)까지로써, 평균 122초(2분 2초)의 시간을 나타내었다. 또한 신뢰성을 확인하기 위하여 가용도를 계산한 결과 99.7%로써 상당히 신뢰할 수 있는 수준이었다. 또한, 다중 처리를 위하여 사용된 방식인 멀티 쓰레드 방식이 적절히 동작함을 확인할 수 있었다. 앞으로, 전체 연동 시스템이 자동화로 구축될 경우, PDC의 요청부터 발송 및 확인까지 상당히 짧은 시간 내에 이루어져 관제업무 능률을 향상시킬 수 있을 것이다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제32권8호
• /
• pp.819-833
• /
• 2005

하나의 instruction으로 여러 메모리 블록을 읽거나 쓰는 MLS(Multiple Load/store) 명령어를 사용하면 전체 코드에서 메모리 명령어의 수를 최소화해서 코드 사이즈를 축소할 수 있다. 이러한 장점 때문에 많은 마이크로 프로세서에서 이 명령어를 지원하고 있으나 현재까지 개발되어 있는 컴파일러들은 MLS 명령어의 장점을 효과적으로 이용하고 있지 못하고 있고 오직 제한적인 용도로 MLS 명령어를 사용하고 있다. 기존의 컴파일러에서 MLS 명령어를 효율적으로 지원하지 못하는 것은 일반적으로 MLS 명령어를 효과적으로 이용하기 위해서 해결해야 할 문제가 NP-hard의 범주에 속하기 때문이다. 이것은 stack frame에서 변수들에 대한 최적의 메모리 옵셋을 찾는 문제와 레지스터 할당에 관련된 복합적인 문제이다. 본 논문에서는 heuristic 기법을 효율적으로 이용하여 위에 언급된 문제를 polynomial time bound에 해결할 수 있는 기법을 제안한다.

• 한국산학기술학회논문지
• /
• 제13권6호
• /
• pp.2497-2503
• /
• 2012

본 연구에서는 프로그래밍 학습을 위한 교육용 로봇을 설계하고 구현하였다. 제작된 로봇은 센서와 프로세서 그리고 모터 구동회로를 포함하고 있는 하드웨어와 교육용 로봇 제어 소프트웨어, 로봇 구조물 제작용 기계부품 그리고 교육내용과 제작 매뉴얼이 포함된 교재로 구성되어 있다. 제작된 로봇은 컴퓨터를 사용하지 않고 로봇에 직접 프로그래밍이 가능한 특징을 갖고 있는데 이는 로봇 교육에 있어서 장소의 제약을 받지 않고 교육이 가능함을 의미하며 학생들의 프로그래밍 결과가 로봇의 움직임으로 나타나므로 기존의 정적인 컴퓨터 프로그램 교육의 한계를 넘어 동적인 프로그램 교육이 가능하다. 그리고 간단한 하드웨어 지식과 기초 명령어만으로도 로봇을 제어할 수 있도록 사용자 중심의 함수화된 명령어를 사용하여 로봇이나 컴퓨터 프로그램을 처음 접하는 학생들도 쉽게 접근이 가능하도록 설계 하였다.

• 한국멀티미디어학회논문지
• /
• 제14권3호
• /
• pp.368-377
• /
• 2011

본 논문에서는 특징점 정합을 통한 객체인식, 파노라마 이미지 생성, 3차원 영상 복원 등에 사용될 수 있는 알고리즘 중 대표적인 SURF 알고리즘 기반 특징점 추출기의 하드웨어 구조 설계 및 FPGA 검증 결과에 대해 기술한다. SURF 알고리즘은 크기와 회전변화에 강한 특징점과 서술자를 생성함으로써 객체인식, 파노라마 이미지 생성, 3차원 영상 복원 등에 활용될 수 있다. 하지만 ARMl1(667Mhz) 프로세서와 128Mbytes의 DDR 메모리를 사용하는 임베디드 환경에서 실험결과 VGA($640{\times}480$) 해상도 C영상의 특정점 추출 처리 시약 7,200msec의 시간이 걸려 실시간 동작이 불가능한 것으로 파악되었다. 본 논문에서는 SURF 알고리즘의 핵심 요소인 적분 이미지 메모리 접근 패턴을 분석하여 메모리 접근 횟수와 메모리 사용량을 줄이는 방법을 이용해 실시간 동작이 가능하도록 하드웨어로 설계하였다. 설계된 하드웨어를 Xilinx(社)의 Vertex-5 FPGA 를 이용하여 검증한 결과 l00Mhz 클록에서 VGA 영상의 특징점 추출시 약 60frame/sec로 동작하여 실시간 응용으로 충분함을 알 수 있다.

• 한국통신학회논문지
• /
• 제28권9A호
• /
• pp.763-773
• /
• 2003

본 논문에서는 조건부 실행 비순차적 명령어 이슈 컴퓨터 시스템에서의 레지스터 리네이밍 방법을 제안한다. 레지스터 리네이밍은 읽기 후 쓰기 그리고 쓰기 후 쓰기 의존성을 제거하는 기술이다. 레지스터 리네이밍 방법을 사용하는 조건부 실행 비순차적 명령어 이슈 컴퓨터 시스템을 구현하기 위해서, 우리는 순차적 상태 물리적 레지스터와 미리보기 상태 물리적 레지스터들 양자를 모든 논리적 레지스터들이 공유할 수 있도록 포함하고 있는 레지스터 파일을 사용한다. 또한 본 논문에서 제안된 구조를 구현하기 위해서 순차적 상태 지시기, 리네이밍 상태 지시기, 물리적 레지스터 할당 지시기, 조건 예측 버퍼, 리오더 버퍼들을 구현한다. 이러한 모든 하드웨어를 이용해서, 레지스터 리네이밍 방법을 사용하는 조건부 실행 비순차적 명령어 이슈 컴퓨팅 시스템의 레지스터 리네이밍 및 순차적 상태의 추적을 가능하게 한다. 본 논문에서는 위의 하드웨어를 사용하여 기존 레지스터 리네이밍 방법에 비해서 적은 하드웨어 비용으로 내용 검색(associative lookup)을 제거하고 짧은 복구 시간을 제공하는 개량된 레지스터 리네이밍 방법을 제안한다.