• 제목/요약/키워드: 패리티 비트

검색결과 79건 처리시간 0.023초

데이터 숨김과 오류 내성 기법을 이용한 빠른 비디오 오류 은닉 (A Fast Error Concealment Using a Data Hiding Technique and a Robust Error Resilience for Video)

  • 김진옥
    • 정보처리학회논문지B
    • /
    • 제10B권2호
    • /
    • pp.143-150
    • /
    • 2003
  • 오류 은닉은 데이타 전송시 발생한 오류를 처리하는 데 중요한 역할을 하는 기술로 우수한 데이타 품질을 보이는 다양한 오류 은닉 방법들은 대개 복잡도가 높다. 하지만 복잡한 알고리즘은 실시간 응용 분야에 적용하기 어렵다. 본 연구에서는 오류 내성 기술과 데이터 숨김 기법을 이용하여 디코더의 오류 은닉 부담을 줄이는 방법을 제안한다. 이를 위해 공간적 오류 내성 인코딩 방법으로써 손실 블록의 확산을 막는 블록 인터리빙을 적용하며, 시간적 오류 내성 방법으로는 움직임 벡터의 손실을 확인할 수 있는 패리티 비트를 데이터 숨김 방법을 이용하여 디코더로 전송하는 구조를 적응한다. 또한 전송 비디오 블록의 경계선 특징을 미리 추출한 후 이 데이터를 데이터 숨김을 통해 디코더로 전달하여 비디오 데이터가 전송시 손상되면 전달된 특징을 이용하여 은닉 처리함으로써 디코더에서 오류 은닉시 손실 정보를 주변 블록으로부터 예측해야 하는 과정을 줄여 계산 복잡도를 낮춘다. 본 연구에서 제안한 움직임 벡터 확인 패리티 비트와 블록 경계선 특징 데이터를 전송 블록에 데이터 숨김방법으로 전송하는 것은 표준 인코더의 복잡도에 큰 영향을 미치지 않는다. 제안 오류 은닉 방법이 인터넷과 같이 버스트 오류가 많은 채널에서도 디코더에서 전송 오류를 효과적으로 빠르게 처리함을 실험 결과를 통해 알 수 있다.

다중 안테나 시스템에서 부분 증분 리던던시 방식 Hybrid ARQ를 위한 결합 기법 (A Combining Scheme for Partial Incremental Redundancy based Hybrid Automatic Repeat Request in MIMO Systems)

  • 박상준
    • 대한전자공학회논문지TC
    • /
    • 제47권11호
    • /
    • pp.19-23
    • /
    • 2010
  • 본 논문에서는 MIMO 시스템에서 부분 증분 리던던시 방식 Hybrid ARQ를 위한 결합 기법을 제안한다. 제안 결합 기법은 부분 증분 리던던시 방식 Hybrid ARQ에서 반복 전송되는 정보 심볼들을 위한 심볼 레벨 결합 기법이다. 본 논문에서는 제안 결합 기법이 반복 전송되는 정보 심볼들뿐 아니라 매 전송마다 새로이 전송되는 패리티 심볼들의 검출 성능 또한 향상시킴을 보인다. 모의실험 결과를 통해 제안된 결합 기법이 특히 Zero Forcing 검출 사용 시에 기존의 비트 레벨 결합 기법보다 부분 증분 리던던시 방식 Hybrid ARQ의 성능을 크게 향상시킴을 확인하였다.

수중 다중경로 채널에서 효과적인 채널추정을 위한 비트 분리 방법 (Bit Split Method for Efficient Channel Estimation in UWA Channel)

  • 김민혁;박태두;김철승;정지원;천승용;손권
    • 한국정보통신학회논문지
    • /
    • 제14권10호
    • /
    • pp.2207-2214
    • /
    • 2010
  • 수중에서의 통신은 해수면과 해저면 등에 의한 신호의 반사에 의해 발생한 다중경로 현상으로 신호가 왜곡되어 원활한 통신이 어렵다. 본 논문에서는 다중경로에 의해 왜곡된 수신신호로부터 채널 복호기에 입력되는 신호를 최대한 정확하게 추정하기 위하여 최대값, 평균값, LLR 방법을 이용하여 수신된 신호를 분리하는 방법을 제안한다. 채널 부호화 방법으로는 DVB-S2 규격의 LDPC(N Size=16000)를 적용하여 각각의 방법에 따른 성능을 확인하였다. 시뮬레이션 결과 제안한 기법 중 LLR을 이용한 방법이 가장 우수한 성능을 보이는 것을 확인 할 수 있다.

다중 안테나 시스템에서 적응적 조기 종료를 이용한 낮은 복잡도 반복 검출 및 복호기 (Low Complexity Iterative Detection and Decoding using an Adaptive Early Termination Scheme in MIMO system)

  • 정현승;최경준;김경준;김광순
    • 한국통신학회논문지
    • /
    • 제36권8C호
    • /
    • pp.522-528
    • /
    • 2011
  • 다중 안테나를 이용한 통신 시스템에서 반복 검출 및 복호 수신기 (iterative detction and decoding)는 비트 오류율은 상당히 줄일 수 있으나, 각 비트마다 연판정 값을 계산하여야 하므로 높은 계산 복잡도를 요구한다. 본 논문에서는 적은 계산 복잡도로 연판정 값을 얻을 수 있는 수신기 구조를 제안한다. 반복 검출 및 복호 수신기는 대부 복호기로 구 복호기 (sphere decoder)를 사용하고 외부 복호기로 저 밀도 패리티 부호 (low density parity check) 복호기를 사용한다. 연판정 값을 얻기 위한 구 복호기의 복잡도를 줄이기 위하여 트리 탐색을 레이어 별로 레이어 심볼 탐색 (Layer symbol search, LSS)를 제안한다. 그리고 채널과 잡음 상황에 따라 달라지는 구 복호기의 동작 시간을 제한하기 위하여 반복 복호 횟수를 줄이는 적응적 조기 종료를 제안한다. 제안한 알고리즘은 기존의 알고리즘 대비 20dB에서 70% 정도 낮은 계산 복잡도를 갖으며 유사한 성능을 얻을 수 있다.

움직임 정보 피드백이 가능한 응용을 위한 BER모델을 이용한 고속 분산 비디오 복호화 기법 (Fast Distributed Video Decoding Using BER model for Applications with Motion Information Feedback)

  • 김만재;김진수
    • 한국콘텐츠학회논문지
    • /
    • 제12권12호
    • /
    • pp.14-24
    • /
    • 2012
  • 분산 비디오 부호화 기법은 우수한 비트율-왜곡 성능을 달성하기 위해 패리티 비트 제어용으로 피드백 채널을 필요로 하고 있다. 그러나 이 방법은 분산 비디오 부호화기법에서 매우 높은 복호화 지연을 야기한다. 실시간 환경에 구현하고 상용화를 촉진하기 위해서, 많은 연구가 고속 복호화 알고리즘 개발에 집중되어 오고 있다. 실시간 구현의 한 방법으로서 본 논문에서는 복호화기에서 부호화기측으로 움직임 정보와 같은 부호화 통계 특성을 제공할 수 있는 응용 환경에 적합한 새로운 분산 비디오 부호화 기법을 다룬다. 즉, 본 논문에서는 보조 정보 생성시에 얻어지는 움직임 정보를 피드백함으로써 복호화 속도를 개선하기 위한 고속 분산 복호화 방식을 제안한다. 모의실험을 통하여, 제안 방식은 기존의 고속 분산 복호화 방식들 보다 우수함을 보인다.

블록 기반의 분산 비디오 코딩을 위한 채널 예측 기법 (Channel Estimation for Block-Based Distributed Video Coding)

  • 민경연;박시내;유성은;심동규;전병우
    • 대한전자공학회논문지SP
    • /
    • 제48권2호
    • /
    • pp.53-64
    • /
    • 2011
  • 본 논문은 분산 비디오 코딩을 위하여, 수신된 움직임 벡터 기반으로 보조정보의 채널의 상태를 예측하는 기법을 제안한다. 제안한 복호기는 보조정보의 움직임 벡터를 측정하여 부호기로 전송한다. 부호기는 수신된 움직임 벡터를 기반으로 복호기의 보조정보와 동일한 예측 보조정보를 생성함으로써, 복호기의 보조정보의 성능을 측정하고, 이를 복호기로 전송한다. 또한 복호기는 수신된 오류 정보를 통하여 정확한 교차확률을 적응적으로 적용한다. 제안하는 방법은 정확한 신뢰도를 전파함으로써, 채널 복호기의 복잡도를 감소시킬 수 있으며, 적은 패리티 비트로 높은 오류정정 성능을 나타낼 수 있다. 실험 결과, 제안한 방법이 기존의 방법들과 대비하여, 비트-왜곡 성능이 증가하고 복잡도가 감소한 것을 확인 할 수 있다.

m-비트 병렬 BCH 인코더의 새로운 설계 방법 (A new design method of m-bit parallel BCH encoder)

  • 이준;우중재
    • 융합신호처리학회논문지
    • /
    • 제11권3호
    • /
    • pp.244-249
    • /
    • 2010
  • 차세대 멀티 레벨 셀 플래시 메모리들을 위해 복잡도가 낮은 에러 정정 코드 구현에 대한 요구가 커지고 있다. 일반적으로 부 표현 (sub-expression) 들을 공유하는 것은 복잡도와 칩 면적을 줄이기 위한 효과적인 방법이다. 본 논문에서는 직렬 선형 귀환 쉬프트 레지스터 구조를 기반으로 부 표현들을 이용한 저 복잡도 m-비트 병렬 BCH 인코더 구현 방법을 제안한다. 또한, 부 표현들을 탐색하기 위한 일반화된 방법을 제시한다. 부 표현들은 패리티 생성을 위해 사용하는 행렬(생성 행렬, generator matrix)의 부 행렬 (sub-matrix)과 다른 변수들의 합과의 행렬 연산에 의해 표현된다. 부 표현들의 수는 개로 한정되며, 탐색된 부 표현들은 다른 병렬 BCH 인코더 구현을 위해 공유되어질 수 있다. 본 논문은 구현 과정에서 다수의 팬 아웃에 의해 발생하는 문제점(지연)의 해결이 아닌 복잡도(로직 사이즈) 감소에 그 목적이 있다.

나카가미 페이딩채널에서 비용장 오류정정을 갖는 ${\frac{\pi}{4}}$-DQPSK의 성능분석 (${\frac{\pi}{4}}$-DQPSK with Nonredundant error correction in Nakagami fading channel)

  • 송석일;한영열
    • 한국통신학회논문지
    • /
    • 제24권12A호
    • /
    • pp.1948-1959
    • /
    • 1999
  • 본 논문에서는 비용장 다중오류정정을 갖는 $\pi$/4-QPSK의 차동검파 시스템을 이용하여 가산성 가우시안 백색잡음(additive white Gaussian noise: AWGN)과 나카가미 늦은 페이딩(Nakagami slow fading)채널로 모델링된 이동통신채널에서 성능이 분석연구되었다. 비용장 다중오류정정은 두 개 이상의 타임스롯(time slots)만큼 지연되어 수신된 신호를 이용하여 형성된 출력이 패리티체크 비트가 되어 오류정정에 이용되었으며, 비용장연속 다중오류정정(NEC)의 차수가 증가함에 따라 성능이 증가됨을 보이고 나카가미 페이딩 변수가 증가함에 따라도 성능이 증가됨을 보였다.

  • PDF

IEEE 802.11n 무선랜 표준용 LDPC 복호기의 최적 설계조건 분석 (An analysis of optimal design conditions of LDPC decoder for IEEE 802.11n Wireless LAN Standard)

  • 정상혁;나영헌;신경욱
    • 한국정보통신학회논문지
    • /
    • 제14권4호
    • /
    • pp.939-947
    • /
    • 2010
  • IEEE 802.11n 무선 랜 표준의 채널 부호화 방법 중 하나인 LDPC(Low-Density Parity-Check) 부호는 오류정정 성능이 매우 우수하나 복호기 회로의 복잡도가 커서 복호성능과 하드웨어 복잡도 사이의 trade-off 관계를 고려한 설계가 중요하다. 본 논문에서는 최소합 알고리듬(Min-Sum Algorithm; MSA) 기반 LDPC 복호기에서 LLR(Log-Likelihood Ratio) 근사화가 복호성능에 미치는 영향을 분석하고, 이를 통해 LDPC 복호기의 최적 설계조건을 도출하였다. IEEE 802.11n 무선 랜 표준의 블록길이 1,944 비트, 부호화율 1/2의 LDPC 패리티 검사 행렬과 최소합 기반의 반복복호 알고리듬을 적용하여 LLR 근사화에 따른 비트오율(BER) 성능을 분석하였다. $BER=10^{-3}$에 대해 LLR 비트 폭 (6,4)와 (7,5)의 $E_b/N_o$는 0.62 dB의 차이를 보였으며, 최대 반복복호 횟수 6과 7에 대한 $E_b/N_o$의 차이는 약 0.3 dB로 나타났다. 시뮬레이션 결과로부터, LLR 근사화 비트 폭이 (7,5)이고 반복복호 횟수가 7인 경우에 가장 우수한 비트오율 성능을 나타내었다.

SPI-4.2 인터페이스 코어의 설계 (A Design of SPI-4.2 Interface Core)

  • 손승일
    • 한국정보통신학회논문지
    • /
    • 제8권6호
    • /
    • pp.1107-1114
    • /
    • 2004
  • 시스템 패킷 인터페이스 4레벨 2단계(System Packet Interface Leve14 Phase 2)는 10Gbps 이더넷응용 뿐만 아니라, OC-192 대역폭의 ATM 및 POS를 통한 패킷 또는 셀 전송을 위한 물리계층과 링크계층 소자간의 인터페이스이다. SPI-4.2 코어는 전송 인터페이스 블록과 수신 인터페이스 블록으로 구성되어 있으며, 전이중 통신을 지원한다. 전송부는 사용자 인터페이스로부터 64비트의 데이터와 14비트의 헤더 정보를 비동기 FIFO에 쓰고, PL4 인터페이스를 통해 DDR 데이터를 전송한다. 그리고 수신부의 동작은 전송부와 역으로 동작한다. 전송부와 수신부는 캘런더 메모리를 컨피규레이션함으로서 최대 256개의 채널 지원이 가능하고, 대역폭 할당을 제어할 수 있도록 설계하였다 DIP-4 및 DIP-2 패리티 생성 및 체크를 자동적으로 수행하도록 구현하였다. 설계된 코어는 자일링스 ISE 5.li 툴을 이용하여 VHDL언어를 사용하여 기술하였으며, Model_SIM 5.6a를 이용하여 시뮬레이션 하였다. 설계된 코어는 라인당 720Mbps의 데이터 율로 동작하였다. 따라서 총 11.52Gbps의 대역폭을 지원할 수 있다. SPI-4.2 인터페이스 코어는 기가비트/테라비트 라우터, 광학 크로스바 스위치 및 SONET/SDH 기반의 전송 시스템에서 라인카드로 사용할 경우 적합할 것으로 사료된다.