• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.10
• /
• pp.2503-2508
• /
• 2014

This study is about the selection and noise test of electronic sensor which is preceded by electric Operating Cell(EOC) development using electronic sensor technology to solve the structural weakness of Mechanism Operated Cell(MOC) in VCB, and has a final target in product development minimizing contact malfunction of the chattering or rebounce states caused by existing MOC. In this test results, when opening and closing VCB, rising velocity of surge voltage in opening time was measured 4.2 times faster than closing time and noise decibel value was measured respectively 120dB and 110dB. When supplying 60kV power frequency overvoltage, we found that sensor output graph in VCB opening and closing times operated stably without distortion. When supplying 150kV $1.2{\times}50{\mu}s$ impulse frequency voltage, we found that voltage graph of output contact in sensor opening and closing sides maintained a normal condition without distortion, and when supplying 2500A current, we found that tested result of electric field noise operated stably without distortion.

• Proceedings of the KIEE Conference
• /
• 2011.07a
• /
• pp.207-208
• /
• 2011

세계적으로 대용량 장거리 송전에 대한 요구가 증가함에 따라 HVDC(High Voltage Direct Current) 시스템에 관심이 집중되고 있다. 대규모 전력전송이 가능한 전류형 HVDC 시스템은 무효전력 및 고조파를 발생시킨다. 따라서 이를 보상하기 위해 여러 종류의 AC필터가 사용된다. 본 논문에서는 HVDC 시스템에서 주로 사용되는 double-tuned 필터의 두 가지 설계방식을 검토한다. 또한 저항을 투입하여 공진을 줄이는 damped double-tuned 필터의 임피던스 특성을 살펴본다.

• Proceedings of the KIEE Conference
• /
• 2007.11b
• /
• pp.142-144
• /
• 2007

최근 전력전자 기기의 사용 증가에 따른 고조파 발생으로 중성선 전류 증가, 보호기기 오동작, 노이즈 장애, 기기 과열 현상, 그리고 기기 수명단축 등 계통에 미치는 영향이 증가 하고 있다. 따라서 본 논문에서는 고조파로 인한 계통 영향을 실 계통을 이용해 분석하였다. 실 계통 모델링 후 3상 싸이리스터 컨버터 부하 투입 및 정호각에 따른 계통영향을 EMTP (Electro-Magnatic Transient Program)를 이용해 분석하였다.

• Proceedings of the KIEE Conference
• /
• 2008.11a
• /
• pp.37-39
• /
• 2008

This paper suggests a decision scheme for optimal insertion resistance in an Superconducting Fault Current Limiter (SFCL) application to reduce the transformer inrush current. This scheme and the SFCL model are implemented using Electromagnetic Transient Program (EMTP). We determine the optimal SFCL resistance by EMTP simulation, and this value is applied to model the SFCL by EMTP. The simulation results show the validity and effectiveness of the suggested scheme and the ability of a SFCL to reduce the inrush current.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.367_368
• /
• 2009

초전도 전력케이블은 기존 케이블에 비해 많은 전력을 공급할 수 있기 때문에 노후 전력케이블 교체시 대용량 송전을 가능하게 하는 대안으로 관심이 많아지고 있다. 초전도 케이블은 전기적인 특성이나 냉각시스템을 필요로 하는 등 기존 케이블과 다른 많은 특성을 가지고 있기 때문에 실계통에 투입하기 이전에 케이을 보호 등 새롭게 검토 해야할 사안들이 있다. 이를 위해서는 초전도 전력케이블 모델 및 이를 이용한 전산모의가 필수적이지만, 새로운 요소인만큼 이에 관한 자료들이 많지 않은 실정이다. 본 논문에서는 전력계통 과도해석에 널리 사용되는 EMTP를 이용하여 초전도 전력케이블을 모델링하고 전압-전류 특성을 모의한 사례를 제시하고자 한다.

• IE interfaces
• /
• v.10 no.1
• /
• pp.95-107
• /
• 1997

본 논문은 실험계획법을 반도체 공정 및 소자 시뮬레이터에 적용하여, 시뮬레이션 회수를 최소화하고, 동시에 현장과 유사하게 시뮬레이터 내부 파라미터가 튜닝 될 수 있도록 하는 교정 문제에도 활용된 반도체 공정 최적화 사례를 소개한다. 또한, 일반적 시뮬레이터가 실제 현장과의 차이점으로 갖는 문제인 동일한 입력 값에 대해 항상 같은 출력 값이 산출되는 점을 공정의 규격을 고려해 시뮬레이션 함으로써 현장에서의 재현성을 높이고자 하였다. 이는 $0.8{\mu}m$급 BIMOS 공정의 기본 소자 중 하나의 NPN 트랜지스터의 전류이득(Current Gain : hFE) 특성을 최적화하기 위한 주요 공정조건 결정과 연관된 것이며, 기존 방법에 비해 시뮬레이션 횟수를 줄이는 동시에 현장에 직접 투입되는 검증 로트를 최소화시켜 비용과 시간을 절감할 수 있었다. 또한, 얻어진 추전 조건에서 실제 생산된 검증 로트를 통해 시뮬레이션으로부터 얻어진 결과들이 재현됨으로써 제시된 방법의 유용성을 확인하였다.

• Journal of the Korean Vacuum Society
• /
• v.4 no.2
• /
• pp.183-188
• /
• 1995

고에너지(50-200KeV)로 가속된 이온을 모재표면에 물리적으로 투입하므로써 표면의 조성 및 조직을 변화시키는 공정인 이온주입기술을 이용하여 경량고강도소재로 각광받고 있는 AI2218 합금의 재식성 향상을 연구하였다. 질소이온주입은 DuoPIGatron 이온원을 사용하여 가속전압 100KeV, 조사량 $1{\times}10^{17}ions/\textrm{cm}^2$~$5{\times}10^{17}ions/\textrm{cm}^2$의 조건으로 행하였으며 AI합금의 열화를 방지하기 위하여 시편온도를 $60^{\circ}C$이하로 유지하였다. 질소이온 주입재의 재식성 평가를 위하여 3.5% NaCI 용액에서 양극분극시험 및 5% NaCI 용액에서 염수분무시험을 행하였다. Auger Electron Spectroscopy와 Transmission Electron Microscopy을 이용하여 표면의 질화물형성 여부를 조사하였으며, Scanning Electron Microscopy을 이용하여 부식된 표면을 관찰하였다. AI2218합금에 질소이온을 주입한 결과 표면에 미세한 AIN 석출물을 형성하였으며 이러한 질화물형성에 의해 공식(pitting)발생을 억제하고 부식전류밀도를 감소시켜 내식성이 향상되었다.

• Proceedings of the KIEE Conference
• /
• summer
• /
• pp.630-632
• /
• 2004

본 논문에서는 전력 계통에서 보호기기로 사용되는 차단기의 50/60Hz 공용주파수 정격의 시험방법에 대하여 기술하였다. 그 과정으로 차단기의 개발시험 항목에 대한 시험목적, 전류투입차단시 차단기에 미치는 영향 및 국제적으로 적용되고 있는 관련 적용규격을 고찰하고 50 Hz 및 60 Hz 공용정격으로서 성능을 검증할 수 있는 방안을 제시한다.

• Proceedings of the KIEE Conference
• /
• 2001.07c
• /
• pp.1626-1628
• /
• 2001

본 연구는 AC 전원을 인가하여 좁은 전 극간격에서 고수율을 얻을 수 있는 연면방전방식 (Surface Discharge type)과 DC 전원을 인가하여 넓은 전극간격에서 저수율을 가지는 DC방전방식(DC Discharge type)을 중첩방전 할 수 있도록 중첩방전관을 설계 제작하여 각각 독립적인 방전방식을 적용하였을 때의 방전전압, 방전전류, 방전전력 및 오존생성농도를 실험적으로 조사하고, 두 방전방식을 동일공간에 중첩방전하여, 위 실험을 반복하고 중첩방전이 동일방전공간에 투입에너지 밀도를 높임으로써 방전특성 및 오존생성 특성을 비교 분석하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2007.10a
• /
• pp.765-767
• /
• 2007

본 연구에서는 Sentaurus의 Tecplot를 이용한 FinFET를 구현 하고자 한다. FinFET구조를 간략히 설명하면 소자의 성능 향상과 누설전류의 최소화를 지속하기 위해 한면에 하나씩 두개의 게이트가 사용되어 소자의 전환을 쉽게 해준다. 이러한 구조 때문에 이중게이트 MOSFET라고 불린다 CMOS소자는 수평적으로 구성되지만 FinFET는 수직적으로 구성이 된 구조이다. FinFET 구조를 Sentaurus의 Tecplot를 사용하여 복잡한 데이터를 분석, 탐색하고 다중 XY, 2D, 3D plot를 배치하고 분석할 수 있다. Tecplot툴의 자동화된 루틴으로 데이터 분석과 plotting에 투입하는 시간을 절약할 수 있다. 본 연구에서는 Sentaurus의 Tecplot 툴을 이용하여 FinFET를 구현 하고자 한다.