• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.254-254
• /
• 2010

기존의 부유게이트를 이용한 플래시 메모리는 소자의 크기를 줄이는데 한계가 있기 때문에 이를 해결하기 위한 비휘발성 메모리 소자로 CTF가 큰 관심을 받고 있다. CTF 메모리 소자는 기존의 플래쉬 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 최근 터널 장벽의 두께와 종류를 변화시킨 소자의 전기적 특성을 향상하기 위한 연구들은 많이 있었지만, 터널 장벽의 적층구조 변화에 대한 연구는 비교적 적다. 본 연구에서는 터널 장벽의 적층구조 변화에 따른 CTF 메모리 소자의 프로그램 동작 특성 변화에 대해 관찰하였다. 기존의 단일 산화막 (silicon oxide; O) 대신 산화막과 higk-k 물질인 질화막 (silicon nitride; N)을 조합하여 ON, NON, ONO로 터널 장벽의 여러 가지 적층 구조를 가진 소자를 설계하여 각 소자의 프로그램 동작 특성을 조사하였다. CTF 메모리 소자의 프로그램 동작 특성을 거리와 시간에 따른 연속방정식, Shockley-Read-Hall 유사 트랩 포획 방정식 및 푸아송 방정식을 유한차분법을 사용하여 수치해석으로 분석하였다. WKB 근사를 이용하여 인가된 전계의 크기에 따라 터널링 현상에 의해 트랩층으로 주입하는 전자의 양을 계산하였다. 또한, 터널 장벽의 적층구조 변화에 따른 트랩층의 전도대역과 트랩층 내부에 분포하는 전자의 양을 시간에 따라 계산하였다. 계산 결과에서 터널 장벽의 적층구조 변화가 CTF 메모리 소자의 프로그램 동작 특성에 미치는 영향을 알 수 있었다. 소자의 프로그램 동작 특성을 분석함으로써 CTF 메모리 소자에 적합한 터널 장벽의 구조를 알 수 있었다. 기존의 단일 산화막보다 얇아진 산화막의 두께와 낮은 질화막의 에너지 장벽 높이로 전자의 터널링 현상이 더 쉽게 일어나기 때문에 ON 구조로 터널 장벽을 적층한 CTF 메모리 소자의 프로그램 속도가 가장 빠르게 나타났다. 이러한 결과는 터널 장벽의 구조적 변화가 전자의 터널 효과에 미치는 영향을 이해하고 프로그램 동작 속도가 빠른 CTF 메모리 소자의 최적화에 도움을 줄 수 있다.

• Proceeding of EDISON Challenge
• /
• 2013.04a
• /
• pp.217-220
• /
• 2013

기존 플래시 메모리의 물리적 한계를 극복하여 저전압, 저전력 비휘발성 메모리 소자를 얻기 위해서는 터널링 장벽 제어가 필수적이며, 저유전체와 고유전체를 적층한 VARIOT 구조는 터널링 장벽 제어에 매우 효과적이다. 우리는 비평형 그린함수 방법을 이용하여 전자 수송을 계산함으로써, VARIOT 구조가 기존의 단일 유전층 구조에 비해 비휘발성 메모리 관점에서 얼마나 향상되었는지를 분석하고, 터널링 장벽 제어에 있어 고유전체가 가져야 할 가장 유리한 조건을 찾아내었다. 또한 유효질량이 에너지 장벽(유전층)의 전계 민감도와 거의 무관함을 보임으로서 시뮬레이션 결과가 합리적임을 증명하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.198-198
• /
• 2010

전하 트랩형 비휘발성 메모리는 10년 이상의 데이터 보존 능력과 빠른 쓰기/지우기 속도가 요구 된다. 그러나 두 가지 특성은 터널 산화막의 두께에 따라 서로 trade off 관계를 갖는다. 즉, 두 가지 특성을 모두 만족 시키면서 scaling down 하기는 매우 힘들다. 이것의 해결책으로 적층된 유전막을 터널 산화막으로 사용하여 쓰기/지우기 속도와 데이터 보존 특성을 만족하는 Tunnel Barrier engineered Memory (TBM)이 있다. TBM은 가운데 장벽은 높고 기판과 전극쪽의 장벽이 낮은 crested barrier type이 있으며, 이와 반대로 가운데 장벽은 낮고 기판과 전극쪽의 장벽이 높은 VARIOT barrier type이 있다. 일반적으로 유전율과 밴드갭(band gap)의 관계는 유전율이 클수록 밴드갭이 작은 특성을 갖는다. 이러한 관계로 인해 일반적으로 crested type의 터널산화막층은 high-k/low-k/high-k의 물질로 적층되며, VARIOT type은 low-k/high-k/low-k의 물질로 적층된다. 이 형태는 밴드갭이 다른 물질을 적층했을 때 전계에 따라 터널 장벽의 변화가 민감하여 전자의 장벽 투과율이 매우 빠르게 변화하는 특징을 갖는다. 결국 전계에 민감도 향상으로 쓰기/지우기 속도가 향상되며 적층된 유전막의 물리적 두께의 증가로 인해 데이터 보존 특성 또한 향상되는 장점을 갖는다. 본 연구에서는 기존의 TBM과 다른 형태의 staggered tunnel barrier를 제안한다. staggered tunnel barrier는 heterostructure의 에너지 밴드 구조 중 하나로 밴드 line up은 두 밴드들이 같은 방향으로 shift된 형태이다. 즉, 가전자대 에너지 장벽의 minimum이 한 쪽에 생기면 전도대 에너지 장벽의 maximum은 반대쪽에 생기는 형태를 갖는다. 이러한 밴드구조를 갖는 물질을 터널 산화막층으로 하게 되면 쓰기/지우기 속도를 증가시킬 수 있으며, 데이터 보존 능력 모두 만족할 수 있어 TBM의 터널 산화막으로의 사용이 기대된다. 본 연구에서 제작한 staggered TBM소자의 터널 산화막으로는 Si3N4/HfAlO (3/3 nm)을 사용하여 I-V(current-voltage), Retention, Endurance를 측정하여 메모리 소자로서의 특성을 분석하였으며, 제 1 터널 산화막(Si3N4)의 두께를 wet etching 시간 (0, 10, 20 sec)에 따른 메모리 특성을 비교 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.255-255
• /
• 2010

전하 트랩형 비휘발성 메모리는 10년 이상의 데이터 보존 능력과 빠른 쓰기/지우기 속도가 요구 된다. 그러나 두 가지 특성은 터널 산화막의 두께에 따라 서로 trade off 관계를 갖는다. 즉, 두 가지 특성을 모두 만족 시키면서 scaling down 하기는 매우 힘들다. 이것의 해결책으로 적층된 유전막을 터널 산화막으로 사용하여 쓰기/지우기 속도와 데이터 보존 특성을 만족하는 Tunnel Barrier engineered Memory (TBM)이 있다. TBM은 가운데 장벽은 높고 기판과 전극쪽의 장벽이 낮은 crested barrier type이 있으며, 이와 반대로 가운데 장벽은 낮고 기판과 전극쪽의 장벽이 높은 VARIOT barrier type이 있다. 일반적으로 유전율과 밴드갭(band gap)의 관계는 유전율이 클수록 밴드갭이 작은 특성을 갖는다. 이러한 관계로 인해 일반적으로 crested type의 터널 산화막층은 high-k/low-k/high-k의 물질로 적층되며, VARIOT type은 low-k/high-k/low-k의 물질로 적층된다. 이 형태는 밴드갭이 다른 물질을 적층했을 때 전계에 따라 터널 장벽의 변화가 민감하여 전자의 장벽 투과율이 매우 빠르게 변화하는 특징을 갖는다. 결국 전계에 민감도 향상으로 쓰기/지우기 속도가 향상되며 적층된 유전막의 물리적 두께의 증가로 인해 데이터 보존 특성 또한 향상되는 장점을 갖는다. 본 연구에서는 기존의 TBM과 다른 형태의 staggered tunnel barrier를 제안한다. staggered tunnel barrier는 heterostructure의 에너지 밴드 구조 중 하나로 밴드 line up은 두 밴드들이 같은 방향으로 shift된 형태이다. 즉, 가전자대 에너지 장벽의 minimum이 한 쪽에 생기면 전도대 에너지 장벽의 maximum은 반대쪽에 생기는 형태를 갖는다. 이러한 밴드구조를 갖는 물질을 터널 산화막층으로 하게 되면 쓰기/지우기 속도를 증가시킬 수 있으며, 데이터 보존 능력 모두 만족할 수 있어 TBM의 터널 산화막으로의 사용이 기대된다. 본 연구에서 제작한 staggered TBM소자의 터널 산화막으로는 $Si_3N_4$/HfAlO (Hf:Al=1:3)을 사용하여 I-V(current-voltage), Retention, Endurance를 측정하여 메모리 소자로서의 특성을 분석하였으며, 터널 산화막의 제 1층인 $Si_3N_4$의 두께를 1.5 nm, 3 nm일 때의 특성을 비교 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.191-192
• /
• 2010

높은 유전상수를 가지는 터널 장벽물질 들은 플래쉬메모리 및 나노 부유게이트 메모리 소자에서 터널의 두께 및 밴드갭 구조의 변형을 통하여 단일층의 $SiO_2$ 터널장벽에 비하여 동작속도를 향상시키고 누설전류를 줄이며 전하보존 특성을 높여줄 수 있다.[1-3] 본 연구에서는 $Al_2O_3/HfO/Al_2O_3$구조의 고 유전체 터널장벽을 사용하여 $WSi_2$ 나노입자를 가지게 되는 metal-oxide-semiconductor(MOS)구조의 커패시터를 제작하여 전기적인 특성을 확인하였다. p형 (100) Si기판 위에 $Al_2O_3/HfO/Al_2O_3$ (AHA)의 터널장벽구조를 원자층 단일 증착법을 이용하여 $350^{\circ}C$에서 각각 2 nm/1 nm/3 nm 두께로 증착시킨 다음, $WSi_2$ 나노입자를 제작하기 위하여 얇은 $WSi_2$ 박막을 마그네트론 스퍼터링법으로 3 - 4 nm의 두께로 증착시켰다. 그 후 $N_2$분위기에서 급속열처리 장치로 $900^{\circ}C$에서 1분간의 열처리과정을 통하여 AHA로 이루어진 터널 장벽위에 $WSi_2$ 나노입자들이 형성할 수 있었다. 그리고 초 고진공 마그네트론 스퍼터링장치로 $SiO_2$ 컨트롤 절연막을 20 nm 증착하고, 마지막으로 열 증기로 200 nm의 알루미늄 게이트 전극을 증착하여 소자를 완성하였다. 그림 1은 AHA 터널장벽을 이용한 $WSi_2$ 나노 부유게이트 커패시터 구조의 1-MHz 전기용량-전압 특성을 보여준다. 여기서, ${\pm}3\;V$에서 ${\pm}9\;V$까지 게이트전압을 점차적으로 증가시켰을 때 메모리창은 최대 4.6 V로 나타났다. 따라서 AHA의 고 유전체 터널층을 가지는 $WSi_2$ 나노입자 커패시터 구조가 차세대 비 휘발성 메모리로서 충분히 사용가능함을 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.127-127
• /
• 2011

전하 트랩형 비휘발성 메모리는 10년 이상의 데이터 보존 능력과 빠른 쓰기/지우기 속도가 요구 된다. 그러나 두 가지 특성은 터널 산화막의 두께에 따라 서로 trade off 관계를 갖는다. 즉, 두 가지 특성을 모두 만족 시키면서 scaling down 하기는 매우 힘들다. 이것의 해결책으로 적층된 유전막을 터널 산화막으로 사용하여 쓰기/지우기 속도와 데이터 보존 특성을 만족하는 Tunnel Barrier engineered Memory (TBM)이 있다. TBM은 가운데 장벽은 높고 기판과 전극쪽의 장벽이 낮은 crested barrier type이 있으며, 이와 반대로 가운데 장벽은 낮고 기판과 전극쪽의 장벽이 높은 VARIOT barrier type이 있다. 일반적으로 유전율과 밴드갭(band gap)의 관계는 유전율이 클수록 밴드갭이 작은 특성을 갖는다. 이러한 관계로 인해 일반적으로 crested type의 터널 산화막층은 high-k/low-k/high-k의 물질로 적층되며, VARIOT type은 low-k/high-k/low-k의 물질로 적층된다. 이 형태는 밴드갭이 다른 물질을 적층했을 때 전계에 따라 터널 장벽의 변화가 민감하여 전자의 장벽 투과율이 매우 빠르게 변화하는 특징을 갖는다. 결국 전계에 민감도 향상으로 쓰기/지우기 속도가 향상되며 적층된 유전막의 물리적 두께의 증가로 인해 데이터 보존 특성 또한 향상되는 장점을 갖는다. 본 연구에서는 SiO2/Al2O3 (2/3 nm)와 SiO2/HfAlO (2/3 nm)의 이중 터널 산화막을 증착 시킨 MIS capacitor를 제작한 후 터널 산화막에 전하가 트랩되는 것을 피하기 위하여 다양한 열처리 온도에 따른 current-voltage (I-V), capacitance-voltage (C-V), constant current stress (CCS) 특성을 평가하였다. 급속열처리 공정온도는 600, 700, 800, 900 ${^{\circ}C}$에서 진행하였으며, 낮은 누설전류, 터널링 전류의 증가, 전하의 트랩현상이 최소화되는 열처리 공정의 최적화 실험을 진행하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.193-193
• /
• 2010

서로 다른 유전 물질을 이용하여 다층구조의 터널장벽을 이용하여 비휘발성 메모리 소자의 동작 특성 및 전하보존 특성을 향상시킬 수 있음이 보고되었다.[1-3] 본 연구에서는 $SiO_2/Si_3N_4/SiO_2$구조의 다층 구조의 터널 장벽을 이용하여 $WSi_2$ 나노 입자 비휘발성 메모리 소자를 제작하였다. P-형 Si 기판에 100 nm 두께의 Poly-Si 박막을 증착시켜 소스, 드레인 및 게이트 영역을 포토 리소그래피를 이용하여 형성하였다. $SiO_2/Si_3N_4/SiO_2$(ONO) 터널장벽은 CVD (chemical vapor deposition) 장치로 각각 2 nm, 2 nm 와 3 nm 두께로 형성하였으며, 그 위에 $WSi_2$ 박막을 3~4 nm 마그내트론 스퍼터링 방법으로 증착하였다. ONO 터널 장벽구조 위에 $WSi_2$나노입자를 형성시키기 위해, $N_2$분위기에서 급속열처리 방법을 이용하여 $900^{\circ}C$에서 1분간 열처리를 하였다. 마지막으로 20 nm 두께의 컨트롤 절연막을 초고진공 스퍼터를 이용하여 증착하고, Al 박막을 200 nm 두께로 증착하였다. 여기서. 제작된 메모리 소자의 게이트 길이와 선폭은 모두 $10\;{\mu}m$ 이다. 비휘발성 메모리 소자의 전기적 특성은 HP 4156A 반도체 파라미터 장비, Agilent 81104 A 80MHz 펄스/패턴 발생기를 이용하였다. 또한 전하 저장 터널링 메커니즘과, 전하누설의 원인을 분석하고 소자의 열적 안정성을 확인하기 위하여 $25^{\circ}C$ 에서 $125^{\circ}C$ 로 온도를 변화시켜 외부로 방출되는 전하의 활성화 에너지를 확인하여 누설근원을 확인하였다.

• Electrical & Electronic Materials
• /
• v.6 no.4
• /
• pp.324-328
• /
• 1993

본 논문에서는 전자파 디바이스의 고속화를 위해서 OMVPE를 이용하여 InGaAs/InP공명 터널 다이오드를 제작하고 전기적특성을 연구하였다. 공명 터널 다이오드의 전압-전류특성, 장벽폭에 따른 P/V비와 RTD의 양자 우물 효과가 연구되었는데 P/V비는 장벽폭이 증가함에 따라서 지수함수적인 감소를 보였다.

• Journal of the Korean Magnetics Society
• /
• v.12 no.6
• /
• pp.201-205
• /
• 2002

The tunneling magnetoresistance (TMR) of a ramp-edge type junction has been studied. The samples with a structure of NiO(60)/Co(10)/NiO(60)/Si$_3$N$_4$(2-6)/NiFe(10) (nm) were prepared by the sputtering and etched by the electron cyclotron (ECR) argon ion milling. Nonlinear I-V characteristics was obtained from a ramp-type tunneling junctions having the dominant difference between zero and ＋90 Oe perpendicular to the junction edge line. The voltage dependence of TMR was stable up to a bias volt of $\pm$10 V with a TMR ratio of about -10%, which may be very peculiar magnetic tunneling properties with asymmetric tunneling process between wedge Co pinned layer and NiFe free layer.

• Proceedings of the Korean Magnestics Society Conference
• /
• 2002.12a
• /
• pp.144-145
• /
• 2002

Al$_2$O$_3$층을 터널 장벽으로 사용하는 Magnetic Tunnel Junction(MTJ)시료의 특성에 가장 크게 작용하는 요인 중에 한 가지는 양질의 Al산화막 형성에 있다. Al산화막이 터널 장벽으로 제대로 된 역할을 하기 위해서는 Al층에 인접한 자성층에 영향을 미치지 않으면서 Al층을 균일하게 산화시킬 수 있는 조건이 만족되어야 하며, 이러한 $Al_2$O$_3$층의 제작에 가장 적합한 실험적 조건은 Al층의 산화에 Low power plasma를 사용하며, 산화 Chamber내부를 되도록 높은 분압의 산소 분위기로 유지시켜서 조금씩 장시간 동안 Al을 산화시키는 것이다. (중략)