• 한국산학기술학회논문지
• /
• 제14권3호
• /
• pp.1439-1444
• /
• 2013

최근 들어, 네트워크의 급속한 발전으로 온라인 뱅킹과 주식 거래 같은 응용프로그램들의 사용이 증가함에 따라 데이터에 대한 보안은 점점 더 중요해 지고 있다. 따라서, 데이터 보호를 위해 인터넷과 같은 개방형 네트워크에서 공개키 또는 대칭키 암호 알고리즘이 널리 사용되고 있다. 일반적으로 공개키 암호시스템은 인수분해와 이산대수의 문제를 기반으로 하고 있어, 대칭키 암호시스템에 비해 처리속도가 상대적으로 느리다. 공개키 암호시스템 중 타원곡선 암호는 RSA에 비해 보다 작은 사이즈의 키를 사용하여도 동일한 보안성을 제공하는 장점이 있어 처리 속도가 빠르다. 본 논문에서는 실수체를 기반으로 하는 타원곡선 암호의 효율적인 키 생성 방법을 제안한다.

• 정보보호학회논문지
• /
• 제28권1호
• /
• pp.73-83
• /
• 2018

미래의 양자 컴퓨팅 환경에 대응한 양자내성 암호 알고리즘의 연구 개발이 NIST를 비롯한 국내외 연구기관 및 기업들의 참여 하에 활발히 이루어지고 있다. 양자내성 암호 알고리즘으로는 다변수다항식-기반, 부호-기반, 격자-기반, 해시-기반, 그리고 아이소제니-기반 암호 알고리즘들이 연구되고 있다. 그 중에서 아이소제니-기반(isogeny-based) 암호 알고리즘은 가장 최근에 등장했으며 타원곡선 연산을 사용하고, 양자내성 암호 알고리즘들 중 가장 짧은 키 길이를 가지고 있어 주목받고 있다. 본 논문에서는 초특이 아이소제니 Diffie-Hellman (SIDH) 프로토콜을 저사양 모바일 환경에 적합하도록 파라미터를 선택하고 효율적으로 구현하였다. 파라미터로는 현재의 보안강도와 저사양 모바일 환경을 고려하여 523비트 소수 유한체 상에서 정의되는 초특이 타원곡선을 선택하였으며 그에 최적화된 아이소제니 계산 전략 트리를 생성하였다. 적용 SIDH 모듈은 32비트 환경에서 동작하도록 구현하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (1)
• /
• pp.604-606
• /
• 2001

타원 곡선이 정의되는 유한체외 연산 중 곱셈에 대한 역원을 빠르게 구하는 것은 타원 곡선 암호시스템의 성능 향상에 있어 중요한 요소이다. 본 논문에서는 이진체 $F_{2m}$ 상에서 다항식 기저를 사용하는 경우 곱셈에 대한 역원을 빠르게 구하는 알고리즘을 제시한다. 이 알고리즘은 기약 다항식으로부터 미리 계산 가능한 테이블을 만들어 테이블 참조 방식으로 속도 향상을 꾀한다. 이 방법을 사용할 경우 이전에 알려진 가장 빠른 방법보다 10~20% 정도 성능 향상이 있다.다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.852-855
• /
• 2005

본 논문에서는 SSL과 VPN에 적합하도록 개발된 암호 프로세서의 설계에 대해서 소개한다. 제작한 침은 국내 표준 블록 알고리즘인 SEED를 포함하여 3DES, AES 등의 블록 암호 알고리즘을 지원하며, 163비트 타원곡선 공개키 알고리즘을 지원하고 있다. 또한 암호 연산이 고속으로 이루어질 수 있도록 PCI Master 방식의 인터페이스를 탑재하고 있다.

• 정보보호학회논문지
• /
• 제15권3호
• /
• pp.65-76
• /
• 2005

EC-DSA나 EC-ElGamal과 같은 타원곡선 암호시스템의 성능 향상을 위해서는 타원곡선 상수배 연산을 빠르게 하는 것이 필수적이다. 타원곡선 특유의 Frobenius 사상을 이용한 $base-{\phi}$ 전개 방식은 Koblitz에 의해 처음 제안되었으며, Kobayashi 등은 최적확장체 위에서 정의되는 타원곡선에 적용할 수 있도록 $base-{\phi}$ 전개 방식을 개선하였다. 그러나 Kobayashi 등의 방법은 여전히 개선의 여지가 남아있다. 본 논문에서는 최적확장체에서 정의되는 타원곡선상에서 효율적인 상수배 연산 알고리즘을 제안한다. 제안한 상수배 알고리즘은 Frobenius사상을 이용하여 상수 값을 Horner의 방법으로 $base-{\phi}$ 전개하고, 이 전개된 수식을 최적화된 일괄처리 기법을 적용하여 연산한다. 제안한 알고리즘을 적용할 경우, Kobayashi 등이 제안한 상수배 알고리즘보다 $20\%{\sim}40\%$ 정도의 속도 개선이 있으며, 기존의 이진 방법에 비해 3배 이상 빠른 성능을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.140-143
• /
• 2000

소형화와 안전성에서 보다 더 진보된 ECC( Elliptic Curve Cryptography) 암호화 알고리즘의 하드웨어적 구현을 제안한다. Basis는 VLSI 구현에 적합한 standard basis이며 m=193 ECC 승산기 회로를 설계하였다. Bit-Parallel 구조를 바탕으로 Digit-Serial/Bit-Parallel 방법으로 구현하였다. 제안된 구조는 VHDL 및 SYNOPSYS로 검증되었다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2001년도 종합학술발표회논문집
• /
• pp.407-410
• /
• 2001

본 논문에서는 자바 카드용 ECC (Elliptic Curve Cryptosystems) 및 ECDSA (Elliptic Curve Digital Signature Algorithm) 알고리즘 구현 및 시험 결과에 대해 언급하고자 한다. 163비트 타원곡선 암호시스템(ECC)은 현재 많이 사용되고 있는 RSA 1024 비트 이상의 안전성을 보장한다. 또한, 짧은 키 길이를 사용하기 때문에 메모리와 처리능력이 제한된 스마트 카드나 이동 통신 등과 같은 분야에서 매우 유용하게 사용될 수 있으며, ECC나 ECDSA를 자바 카드 상에 구현하여 사용함으로써 사용자들은 보다 강화된 보안성과 안전성을 제공받을 수 있을 것이다.

• 한국통신학회논문지
• /
• 제28권7A호
• /
• pp.547-556
• /
• 2003

본 논문에서는 저 면적 타원곡선 암호프로세서를 위한 GF(2$^{m}$ )상의 새로운 산술 연산기를 제안한다. 제안된 연산기는 바이너리 확장 최대공약수 알고리즘과 MSB(Most Significant Bit) 우선 곱셈 알고리즘으로부터 하드웨어 공유를 통하여 LFSR(Linear Feed Back Shft Register)구조로 설계되었으며, 나눗셈 및 곱셈 모두를 수행 할 수 있다. 즉 나눗셈 모드에서 2m-1 클락 사이클 지연 후 나눗셈의 결과를 출력하며, 곱셈 모드에서 m 클락 사이클 지연 후 곱셈 결과를 각각 출력한다. 본 논문에서 제안된 연산기를 기존의 나눗셈기들과 비교 분석한 결과 적은 트랜지스터의 사용으로 계산 지연시간을 감소 시켰다. 또한 제안된 연산기는 기약다항식의 선택에 어떠한 제약도 두지 않을 뿐 아니라 매우 규칙적이고 묘듈화 하기 쉽기 때문에 필드 크기 m 에 대하여 높은 확장성 및 유연성을 제공한다 따라서, 본 연구에서 제안된 산술 연산기는 타원곡선 암호프로세서의 나눗셈 및 곱셈 연산기로 사용될 수 있다. 특히 스마트 카드나 무선통신기기와 같은 저 면적을 요구하는 응용들에 매우 적합하다.

• 한국통신학회논문지
• /
• 제30권3C호
• /
• pp.176-184
• /
• 2005

본 논문에서는 디지털 컨텐츠 보호를 위해 표준으로 제정된 DTCP(Digital Transmission Contents Protection)용 타원 곡선 암호(ECC) 연산기의 구현에 대해 기술한다. 기존의 시스템이 유한체 GF(2/sup m/)를 사용하는 것과는 달리 DTCP에서는 소수체인 GF(p)에서 타원 곡선을 정의하여 인증 및 키 교환을 위해 ECC 암호 알고리즘을 사용하고 있다. 본 논문에서는 ECC 알고리즘의 핵심 연산인 GF(p) 상에서의 스칼라 곱셈 연산기를 구현하였으며, 이 중 가장 많은 시간과 자원을 필요로 하는 나눗셈 연산을 제거하기 위하여 투영 좌표 변환 방법을 이용하였다. 또한, 효율적인 모듈러 곱셈 연산을 위하여 몽고메리 알고리즘을 이용하였으며, 곱셈기의 처리 속도를 빠르게 하기 위해 CSA(Carry Save Adder)와 4-레벨의 CLA(Carry Lookahead Adder)를 사용하였다. 본 논문에서 설계한 스칼라 곱셈기는 삼성전자 0.18 un CMOS 라이브러리를 이용하여 합성하였을 경우 64,559 게이트의 크기에 최대 98 MHz까지 동작이 가능하며 이 때 데이터 처리속도는 29.6 kbps로 160-blt 프레임당 5.4 ms 걸린다. 본 성능은 실시간 환경에서 DTCP를 위한 디지털 서명, 암호화 및 복호화, 그리고 키 교환 등에 효율적으로 적용될 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 춘계학술대회
• /
• pp.169-170
• /
• 2018

이진체 상의 타원곡선 B-233을 지원하는 타원곡선 암호 프로세서를 32-비트 워드기반 몽고메리 곱셈기를 이용하여 설계하였다. 스칼라 곱셈을 위해 수정된 몽고메리 래더 (Modified montgomery ladder) 알고리즘을 적용하여 단순 전력분석에 내성을 갖도록 하였으며, Lopez-Dahab 투영 좌표계와 페르마의 소정리(Fermat's little theorem)를 적용하여 하드웨어 자원 소모가 큰 나눗셈과 역원 연산을 제거하여 저면적으로 설계하였다. 설계된 ECC 프로세서는 Xilinx ISim을 이용하여 기능검증을 하였으며, $0.18{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 100 MHz의 동작 주파수에서 9,614 GEs와 4 Kbit RAM으로 구현되었으며, 최대 동작 주파수는 125 MHz로 예측되었다.