• 정보처리학회논문지C
• /
• 제16C권1호
• /
• pp.51-56
• /
• 2009

무선 센서 네트워크에서의 시간 동기 알고리즘은 위치 추적, 데이터 암호화, 중복 이벤트 감지 인식, 정밀한 TDMA 스케줄링 등의 다양한 응용을 위해서 필수적이다. 본 논문에서는 두 노드 사이에서 시간 보정을 위한 클럭 표류율과 기준 신호를 이용한 시간 동기 알고리즘인 CDRS을 제안한다. CDRS는 시간 동기를 위해 두 단계로 구성된다. 첫 번째 단계에서는 LTS를 이용하여 시간 보정 값인 노드간의 시간 차이와 클럭 표류율을 구한다. 이 단계가 끝나면 두 노드는 시간이 맞추어진 상태가 되고 클럭 표류율로 시간 차이를 보정할 수 있게 된다. 두 번째 단계에서는 동기 노드는 주기적으로 기준 신호를 전송한다. 비동기 노드는 수신된 신호를 사용하여 두 노드간 시간 차이를 측정하고, 시간 차이가 최대 허용 오차 범위를 초과하면 다시 첫 번째 단계를 수행한다. 시뮬레이션을 통한 성능 분석 결과, CDRS는 LTS 대비 시간 정확도가 향상된다. 또한 메시지 발생량이 LTS 대비 50% 감소하고, 기준 신호는 타임스탬프를 사용하지 않기 때문에 CDRS는 LTS에 비하여 시간 동기에 사용되는 에너지가 2.5배 정도 적게 사용된다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2005년도 추계학술대회 논문집
• /
• pp.353-356
• /
• 2005

이 논문에서, 제시된 감마$({\gamma})$ 라인 시스템은 해당 공식에 의해 만들어진 비선형 감마 곡선과 하드웨어로 구현된 결과 사이의 오차를 최소화하기 위해 만들어졌다. 제시된 알고리즘과 시스템은 특정 감마값이 2.2, 즉 {0,1}$^{2.2}$에 의해 생성되는 공식과 입, 출력 데이터 크기가 10bit를 기반으로 한다. 오차를 최소화하기 위해, 시스템은 데이터 점들 사이를 지나 적합한 다항식을 만드는 수치해석 방법, 최소 자승 다항식을 사용하였다. 제한된 감마 라인은, 정밀도를 높이기 위해, 서로 각각의 중첩된 범위를 가지는 2차 다항식 9개로 구성되어 있다. $MATLAB^{TM}$ 7.0으로 검증된 알고리즘을 바탕으로, 제한된 시스템은 Verilog-HDL으로 구현되었다. 시스템은 2클럭 지연을 가지며 1 클럭마다 결과가 생성된다. 오차 범위(LSB)는 -4에서 +3이다. 표준편차는 1.287956238을 가진다. 시스템의 전체 게이트 값은 2,083이며, 최대 타이밍은 15.56[ns] 이다.

• 한국통신학회논문지
• /
• 제27권1B호
• /
• pp.24-33
• /
• 2002

비동기 W-CDMA를 위한 셀 탐색 방법은 슬롯 동기 과정(stage 1), 그룹 확인 및 프레임 동기 과정(stage 2), 긴 코드 동기 과정(stage 3)으로 구성되어있다. 특히 이동국에 전력이 처음 들어왔을 때 수행되는 셀 탐색을 초기 셀 탐색이라 한다. 초기 셀 탐색에서는 이동국의 초기 주파수 오차와 시간 오차에 의해 성능이 저하된다. 본 논문에서는 이러한 동기 오류 중 초기에 클럭 발생기에 의해 유발되는 시간 오차를 보상해주기 위해 시간 동기 블록을 적용한 초기 셀 탐색 방법을 제안한다. 제안된 방식에서는 시간 동기 블록이 슬롯 동기 과정에서 할당된 슬롯 시작점을 기준으로 동기 추적 과정을 수행하므로 stage 2와 stage 3에서의 시간 오차를 보상하게 된다. 제안된 초기 셀 탐색 방법을 사용할 경우, 시스템의 시간 오차가 ${\pm}T_c$/2일 때, 기존 방식보다 최대 1.5dB의 성능 향상을 얻을 수 있었다.

• 한국전자파학회논문지
• /
• 제25권11호
• /
• pp.1190-1196
• /
• 2014

본 논문은 넓은 고도 범위와 낮은 측정 오차를 갖는 주파수 변조 연속파(FMCW) 레이더 고도계의 설계 방안을 제안한다. 측정 고도의 동적 범위를 줄이기 위해 전파 고도계의 송신 경로에 광 지연선을 적용하여 넓은 고도 범위를 얻을 수 있다. 송신 전력과 수신단 이득을 제어하여 또한 수신 전력의 동적 범위를 줄일 수 있다. 더불어, 직접 디지털 합성기를 사용하여 변조 선형성을 향상시키고, 기준 클럭 신호를 위상 고정 루프의 옵셋(offset) 주파수로 사용하여 위상잡음을 최소화함으로써 낮은 고도 측정오차를 갖는다.

• 항공우주기술
• /
• 제8권2호
• /
• pp.92-97
• /
• 2009

인공위성 반작용휠의 속도측정은 크게 펄스 개수 측정 방법과 펄스 간 시간 측정 방법으로 나뉠 수 있다. 본 연구에서는 반작용휠의 타코 펄스에 불균일성이 존재할 때 두 가지 방법들에 대한 오차 분석이 이루어졌다. 펄스 간 시간 측정 방법은 고속에서는 시간 측정에 사용되는 고주파 클럭에, 저속에서는 시간 측정에 사용되는 펄스 개수에 크게 영향을 받지만 이 값들을 잘 선택함으로써 분해능 및 정밀도가 펄스개수 측정 방법보다 항상 더 좋도록 설계할 수 있다. 그러나 반작용휠의 타코 펄스 간격에 불균일성이 존재할 때에는 측정 정확도가 저하된다. 본 연구에서 저하되는 측정 정확도를 정량적으로 분석하였으며 그 결과 시간 측정에 사용되는 펄스 개수를 늘림으로써 저하 되는 성능을 향상시킬 수 있음을 해석적으로 검증하였다.

• 한국통신학회논문지
• /
• 제38C권2호
• /
• pp.141-154
• /
• 2013

신호수신장치들간 시각 동기화는 TDoA를 이용한 위치 탐지에 있어 가장 중요한 전제 사항이 된다. 본 논문에서는 시스템의 시각동기 정확도를 위하여 고정밀도의 OCXO와 DPLL을 이용하여 원자 클럭을 사용하는 GPS 위성으로부터 수신되는 1 pps(pulse per second) 신호에 위상동기 되는 방식을 제안한다. GPS 기반 고정밀 타이밍 레퍼런스의 성능은 근본적으로 매우 우수한 장기간에 걸친 주파수 안정도(long-term frequency stability)를 갖는 GPS 타이밍 신호의 특성을 따라간다고 볼 수 있으며, GPS 타이밍 신호에 동기가 되면 0.001 ppb(part per billion) 급의 초정밀 타이밍 레퍼런스를 통해 시각 동기의 정확도를 향상시킨다. 제안하는, 향상된 시각 동기 정확도를 통해 TDoA 기반의 위치 탐지 기술에서의 측정 오차를 평가하고, 시각동기 오차 개선 방법이 TDoA 기반의 위치 측정 오차를 크게 개선함을 보인다.

• 한국통신학회논문지
• /
• 제32권1A호
• /
• pp.83-90
• /
• 2007

본 논문에서는 ISO/IEC 18000-6C 표준안을 만족하는 UHF대역 RFID 수신단(리더)의 지터(Jitter)처리와 글리치제거 알고리듬 및 설계방안을 제안하고 이를 이용한 리더를 구현하여 실제 TI(Texas instrument) Gen2 태그의 응답을 분석하였다. ISO/IEC 18000-6C표준안은 Reader에서 Tag로 데이터 전송 시 +/-1%의 오차와 Tag에서 Reader로 데이터 전송 시 최대 +/-22%의 오차를 허용하도록 정의하고 있다. 이러한 허용오차범위 내의 데이터에 대해 본 논문에서 제시한 회로는 기존의 PLL(DPLL, ADPLL)을 이용한 방식이 아닌 최대허용치(tolerance)와 허용치누적을 이용하여 일정치의 오차범위를 허용하며 디코딩 하도록 설계하였다. 또한 글리치와 지터제거 알고리듬의 기본원리를 동일하게 구성하여 글리치제거와 지터제거를 따로 구분하지 않고 하나의 기능으로 동작하게 한다. 주 클럭은 19.2MHz로 설정하였으며 LF는 국내 전파법에 맞도록 40kHz로 설정하였다 시뮬레이션결과 15%이하의 위상지터를 가진 입력데이터에 대해 판독에러율은 0이었으며 $15%{\sim}22%$ 위상지터를 가진 입력데이터에 대해서 는 0.000589였다. 그러나 동적LF생성회로를 사용한 결과 $15%{\sim}22%$ 위상변화를 가진 입력데이터에 대해 판독에러율은 0이었으며 표준안에 정의된 최대 +/-22%오차 범위내의 지터 발생에 대해서 판독에러율은 0이었다.

• 대한전자공학회논문지SD
• /
• 제41권2호
• /
• pp.47-54
• /
• 2004

현재까지 연결선을 타이밍(timing) 관점에서 해석하려는 시도들은 많았지만, 전력 소모의 관점에서 해석하려는 시도는 많지 않았다. 그러나 지금은 연결선의 저항 성분과 신호의 상승 시간이 점차 증가하는 추세에 따라 회로 연결선에서의 전력 소모가 증가하고 있는 시점이다. 특히, 클럭 신호선의 경우 칩 전체 전력 소모 중 30％ 이상을 차지하고 있다. 따라서 회로 연결선에서의 전력 소모를 효과적으로 계산하는 방법이 필요하며, 본 논문에서는 회로 연결선의 동적 전력 소모를 계산하는 간단하면서도 정확한 방법을 제시하고자 한다. 사이즈가 큰 연결선의 동적 전력 소모를 계산하기 위한 축소 모형을 제안하고, 이 축소모형을 구성하는 방법을 제시한다. 제안한 축소 모형의 해석을 통해 연결선 전체의 동적 전력 소모를 근사할 수 있음을 보이고, 이를 간단히 계산하는 방법을 제안 하고자 한다. 노드 수 100∼1000개까지 RC 회로에 대해 제안한 방법을 적용한 결과 연결선의 전력 소모는 HSPICE에 비해 1.86％의 평균 상대 오차 및 9.82％의 최대 상대 오차를 보였다.

• 조명전기설비학회논문지
• /
• 제23권4호
• /
• pp.39-46
• /
• 2009

본 논문에서는 저항과 클록 주파수 변동에 의한 문제를 효과적으로 감소시킬 수 있는 풀 디지털 정전용량 방식의 터치키를 제안한다. 제안된 방식은 측정하고자 하는 정전용량 두 개와 두 정전용량 사이의 저항으로 구성되어 있으며, 각 정전용량과 저항의 지연을 각각 측정한 후 두 지연의 비를 구한다. 양자화 오차를 무시할 경우 두 지연의 비는 측정하고자 하는 두 정전용량의 비로 표시되어 저항 값과 클럭 주파수와 무관하다. 실험결과에서도 제안된 방법이 저항과 클록주파수에 의한 변동을 효과적으로 줄일 수 있음을 보였으며, 제안된 방법의 정전용량 해상도가 1.04[pF]여서 터치키로 사용될 수 있음을 보였다.

• 조명전기설비학회논문지
• /
• 제23권8호
• /
• pp.80-85
• /
• 2009

본 논문에서는 저항과 클록 주파수 변동에 의한 문제를 효과적으로 감소시킬 수 있는 풀 디지털 정전용량 방식의 터치키를 제안한다. 제안된 방식은 측정하고자 하는 정전용량 두 개와 두 정전용량 사이의 저항으로 구성되어 있으며, 각 정전용량과 저항의 지연을 각각 측정한 후 두 지연의 비를 구한다. 양자화 오차를 무시할 경우 두 지연의 비는 측정하고자 하는 두 정전용량의 비로 표시되어 저항 값과 클럭 주파수와 무관하다. 실험결과에서도 제안된 방법이 저항과 클록주파수에 의한 변동을 효과적으로 줄일 있음을 보였으며, 제안된 방법의 정전용량 해상도가 1.04[pF]여서 터치키로 사용될 수 있음을 보였다.