• 한국전자파학회논문지
• /
• 제12권5호
• /
• pp.777-786
• /
• 2001

본 논문에서는 64-QAM 디지털 무선 전송장치에 적용할 목적으로 주파수 선택적 페이딩 대책 중의 하나인 디지털 기울기 등화기의 원리, 채널 모델링 및 디지털 구현방법을 분석하였다. 또한 복소 13-탭 시간영역의 적응 등화기 칩과 연동시의 성능분석을 수치계산으로 수행하였으며, 장치의 signature 특성을 통과대역 가장자리에서 약 4.5 dB 개선시킬 수 있음을 보였다. 그리고 디지털 기울기 등화기의 모델링에 대한 한계, 동작 자파수, 제어계수, 신호의 constellation, 장치의 성능에 대한 다양한 결과도 검토하였다. 끝으로 61 MHz 클럭까지 동작시험을 검증한 디지털 기울기 등화기의 칩에 대한 기능을 소개한다.

• 한국통신학회논문지
• /
• 제25권1A호
• /
• pp.27-33
• /
• 2000

Gardner 알고리즘 PAM 통신 방식에서 대표적인 NDD (Non-Decision Directed) 심볼동기방식으로 사용되고 있으나, Multi-level PAM의 경우 패턴 노이즈가 증가하는 단점이 있으며 이를 보상하기 위해서는 진처리 필터를 이용하여 타이밍 지터를 감소시킬수 있다는 것이 알려져 왔다. 본 논문에서는 완전 디지털 256-QAM 복조기의 심볼 동기회로에서 채널의 rolloff 값이 낮은 값으로 대역 제한된 경우, 타이밍 지터의 양을 줄이고 PLL의 locking을 개선시키기 위해 전처리 필터를 사용한 NDD 알고리즘의 통계적 특성을 분석하고 이를 컴퓨터 시뮬레이션으로 검증하고 전처리 필터의 최적 파라미터 값을 도출한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.841-844
• /
• 2013

본 논문은 동력이 직접 전달되는 휠 허브 모터를 제어 대상으로 소프트웨어를 설계하고 dsPIC30F2010을 이용하는 모터 속도제어기 설계 방법을 제시한다. dsPIC30F2010의 여러 기능 중 내부의 최소 기능인 시스템 클럭, PWM, I/O, Timer 및 통신만을 사용하였고, 각 기능에 대한 동작 특성을 시험하였다. 또한 이러한 기능을 이용하여 PI 속도제어 프로그램을 구현하였다.

• 대한전자공학회논문지
• /
• 제26권3호
• /
• pp.14-21
• /
• 1989

디지틀 전송장치에서 지터 허용치는 신호를 재생하기 위해 사용하는 클럭 추출 회로의 특성에 좌우되며, 특히 비동기 다중화 장치에서는 이외에 프레임 형태, 이로인한 위치맞춤의 형태(justification process), 동기화기/역동기화기에서의 버퍼 단수, PLL의 전달함수, PLL의 동작범위 등이 지터 허용치에 큰 변수가 된다. 본 논문에서는 특히 비동기 다중화 장치에서, 이상의 변수가 주어졌을 때 지터 허용치를 구하기 위한 새로운 알고리듬을 제시하였으며 이 알고리듬을 이용해 이상의 변수가 입력 지터 허용치에 미치는 영향을 분석하였다. 45M - 140M 다중화 장치에서 입력지터 허용치를 측정하였으며 측정 결과는 계산치와 근사함을 보였다.

• 한국통신학회논문지
• /
• 제33권4C호
• /
• pp.342-349
• /
• 2008

본 논문에서는 암호 응용을 위한 $CF(2^m)$상의 새로운 디지트 시리얼 시스톨릭 곱셈기를 제안한다. 제안된 곱셈기는 연속적인 입력 데이터에 대해 ${\lceil}m/D{\rceil}$ 클럭 사이클마다 곱셈 결과를 출력한다. 여기서 D는 선택된 디지트 크기이다. 기존에 제안된 구조들은 선형의존성 때문에 디지트 크기 D가 증가하면 최대 처리기 지연시간 역시 선형으로 증가하지만 제안된 곱셈기는 이진트리 형태의 내부 구조를 가지기 때문에 D에 대해 로그단위로 증가한다. 따라서 제안된 구조는 기존에 제안된 디지트 시리얼 시스톨릭 곱셈기에 비해 계산지연을 상당히 감소시킨다. 뿐만 아니라 제안된 곱셈기는 규칙성, 모듈성, 단방향 신호 흐름의 특성을 가지기 때문에 VLSI 구현에 매우 적합하다.

• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.461-468
• /
• 2019

연속-시간 델타-시그마 ADC는 별도의 안티-엘리아싱 필터가 필요하지 않고, 이산-시간 델타-시그마 ADC에 비해 적은 전력 소모로 넓은 대역폭의 신호를 처리할 수 있는 등 여러 가지 장점을 가지고 있다. 그러나 델타-시그마 ADC의 특성상 높은 주파수의 클럭으로 신호를 샘플링 하여야 하기 때문에, 이를 낮은 데이터 레이트의 고해상도 디지털 신호로 에일리어싱 없이 낮춰 주기 위한 데시메이션 필터가 복잡하고 고속으로 동작해야 한다. 이 논문에서는 연속-시간 델타-시그마 ADC에 펄스-폭-변조를 적용한 구조를 제안하고 이 구조를 이용함으로써 데시메이션 필터를 룩업 테이블을 이용하여 간단하게 구현할 수 있음을 보인다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2007년도 춘계학술발표대회
• /
• pp.923-926
• /
• 2007

유비쿼터스 환경에서 소형, 저전력의 임베디드 시스템은 저가로 구성되는 시스템이라는 특성으로 인해 넓고 다양한 지역에 분포될 수 있고 분포 시킬 시스템의 개수와 설치 방법등에 있어 큰 유연성을 가지고 있어 그 활용에 있어 매우 큰 잠재적인 요소를 보유하고 있다. 이러한 시스템에 채용되는 마이크로컨트롤러는 매우 제한된 메모리 용량과 낮은 클럭속도, 낮은 레벨의 연산 성능을 가지는게 일반적이다. 본 논문에서의 마이크로 컨트롤러를 위한 영상 촬영 및 압축 시스템은 이러한 소형의 마이크로 컨트롤러를 사용한 소형의 저전력 임베디드 시스템에서 사용하기 위한 목적의 영상 촬영 및 압축을 위한 시스템이다. 본 시스템은 영상을 촬영하고 촬영된 영상을 JPEG로 압축하며 이를 내부 메모리에 보관함으로써 저사양의 마이크로컨트롤러를 가지는 시스템과 낮은 데이터 전송률을 가지는 통신 환경에서도 이미지 기반의 서비스를 제공할 수 있는 환경을 제공하면서 동시에 매우 소형의 시스템으로 배터리 동작 기반의 저전력 시스템을 위한 설계로 유비쿼터스 환경의 구성에 매우 유용한 기능을 제공한다.

• 전자공학회논문지SC
• /
• 제37권3호
• /
• pp.55-62
• /
• 2000

0.8㎛ single poly CMOS 집적회로로 구현된 이산시간 전압모드 혼돈 발생회로의 동작특성을 분석하였다. 회로내 비선형 함수 블록에 대한 선형근사식을 유도하여, 실험적으로 제작한 혼돈 발생회로의 해석이 가능하도록 하였다. 혼돈상태 판별의 주요 지표인, 입력변수에 따른 분기도를 구하였고 초기값 의존성을 보여 주는 리아프노프 지수도 계산하였다. 뿐만 아니라 상태조건, 즉 평형상태, 주기상태, 혼돈상태에 따라 나타나는 시간파형 및 상태천이관계 그리고 주파수특성을 보여주는 전력스펙트럼도 구하여 상호 연관성을 보였다. 한편 집적화 된 혼돈 발생회로를 ±2.5V 전원, 10㎑의 클럭으로 구동시켜 입력전압에 따른 분기도를 측정하였고, 상태조건에 따라 다르게 나타나는 시간파형의 측정과 이의 전력스펙트럼 분석도 실시하여 해석결과와 비교하였다.

• 한국통신학회논문지
• /
• 제22권9호
• /
• pp.1941-1948
• /
• 1997

Code Division Multiple Access(CDMA) 통신방식을 채택한 휴대용 이동전화기의 중간주파수(intermediate frequency: IF) 아날로그 IC의 송신부를 구성하고 있는 저전력 선형특성을 지닌 CMOS 업 컨버젼 믹서(upconversion mixer)의 설계, 제작 및 특성 측정에 대해 기술하였다. 업 컨버젼 믹서의 구조는 복제 V-I 변환기를 사용하여 그 선형성을 확장한 형태의 회로기술을 채택하였다. 설계된 업 컨버젼 믹서는 $0.8{\mu}\textrm{m}$ N-well CMOS 2-poly/2-metal 공정기술을 사용하여 IC로 구현하였으며 그 크기는 $0.53mm{\times}0.92mm$이다. 소비전력은 3.3V 공급전원과 130MHz Local Oscillation(LO) 클럭이 인가되었을 때 30mW이다. 출력의 1dB compression 특성은 2-tone 입력신호가 인가되고 $25{\Omega}$ 부하를 가질 때에 -28dBm이다.

• 대한전자공학회논문지SD
• /
• 제39권9호
• /
• pp.19-27
• /
• 2002

실리콘 기판가 교차하는 금속 선의 밑층 기하구조를 고려한 연결선로의 특성이 정교하게 고안된 패턴을 가지고 실험적으로 분석되었다. 이 작업에서, 여러 종류의 밑층 기하구조에 따른 전송선로을 위한 테스트 패턴들을 고안하였고, 신호 특성과 반응은 S-parameter 와 TDR을 통해 측정되었다. 사용된 패턴은 두 개의 알루미늄 선과 한 개의 텅스텐 선을 가지는 deep-submicron CMOS DRAM 기술을 가지고 설계되고 제작되었다. 패턴위에서 측정되 결과 분석으로부터, 라인 파라메터들 (특히 라인 커패시턴스와 저항) 과 그것들에 의한 신호 왜곡에 대한 밑층 구조에 의한 효과는 무시 할수 없음을 발견하였다. 그러한 결과는 고속 클럭과 데이터 라인 같은 글로벌 신호 선이나 패키지 리드의 스큐 발렌스의 심도있고 유용한 이해에 도움이 된다.